一种探针测试台、制备方法及CP测试装置制造方法及图纸

本发明专利技术属于CP测试技术领域，公开了一种探针测试台、制备方法及CP测试装置，该探针测试台通过相互一一对应连通的GND PAD与PAD，重塑了芯片电信号的回流路径，具体而言，就是芯片的电信号经过设置在MLO上的PAD后经回流至LGP部件上的GND PAD,即能够避免了现有技术中芯片电信号需要经过MLO与PCB的问题，从而能够有效缩短芯片电信号的回流路径，进而有助于减少信号损失和串扰等干扰，有利于信号传输，使得测试效果明显，减少芯片测试失败，以及不良品产生，更能真实反映芯片本身性能。更能真实反映芯片本身性能。更能真实反映芯片本身性能。

【技术实现步骤摘要】
一种探针测试台、制备方法及CP测试装置


[0001]本专利技术涉及CP测试
，尤其涉及一种探针测试台、制备方法及CP测试装置。

技术介绍

[0002]随着半导体发展以及针对芯片功能要求越来越高，后摩尔时代，芯片设计生产成本难度复杂程度也随之上升，由于集成度过高，功耗密度越来越大，供电和散热也面临着巨大的挑战，chiplet/known good die封装(芯粒/已知合格芯片多模块封装)形式运用而生。这种芯片大都是集成式的大pin count(引脚)，高频信号，RF(射频)等，要求比较高，需要测试项目也比较多，对测试要求很高。
[0003]同时此类芯片在设计布线排布上很复杂，信号种类以及数量比较多比较杂，因而常在CP测试(晶圆测试)中达不到芯片设计要求。芯片设计因为多方面原因导致VSS PAD(接地引脚)数量不够或者分布不均匀，使得测试过程中信号回流路径变长，或者造成数字、模拟信号损失甚至串扰，这样使得测试结果造成误差。电路中电流都有回流路径，数字电路通常借助于地和电源平面来完成回流。高频信号和低频信号的回流通路是不相同的，低频信号回流选择阻抗路径，高频信号回流选择感抗的路径。当涉及到高频切换等情况，PCB(印制电路板)上的元器件通电中产出阻抗感抗磁场噪音，很容易会发生信号串扰到别的路径，造成测试失败。纯电阻电路也会有干扰，所以选择最短的回流路径，避开PCB提前进行回流才是正确的解决办法。
[0004]常规CP测试中，通常是芯片信号通过probe card+MLO(探针卡+多层有机载板)，然后通过PCB(load board)(测试负载板)将信号转到ATE测试机(集成电路自动测试)上完成信号传递。PCB也是信号变化，串扰最大地方。在这过程中，常规结构上并无法改善电路回流路径造成信号损失或者串扰问题。当前除了在芯片设计端，以及PCB设计中进行提前设计避免过长回流路径，当然这些设计只是一定程度上会缩短回流路径，但是同时存在PCB的元器件造成信号损失噪音等现象。同时从probe card结构上改善很难解决这个问题。
[0005]因此，上述问题亟待解决。

技术实现思路

[0006]本专利技术的目的在于提供一种探针测试台、制备方法及CP测试装置，以解决现有技术中因电路回流路径造成信号损失或者串扰的问题。
[0007]为达此目的，本专利技术采用以下技术方案：
[0008]一种探针测试台，用于连通待测芯片与ATE测试机，以完成对待测芯片的性能测试，所述探针测试台包括PCB，所述探针测试台还包括：
[0009]MLO，所述MLO设置于所述PCB上，所述MLO上设置有PAD；
[0010]LGP部件，所述LGP部件上设置有GND PAD，所述GND PAD与所述PAD一一对应连通；
[0011]第一MEMS探针，所述第一MEMS探针一端连通于所述MLO上，另一端被配置为与待测芯片连通。
[0012]作为优选地，所述PAD设置于所述MLO靠近所述LGP部件的一侧，所述GND PAD设置于所述LGP部件靠近所述MLO的一侧。
[0013]作为优选地，所述GND PAD与所述PAD通过第二MEMS探针一一对应连通。
[0014]一种CP测试装置，包括ATE测试机，所述CP测试装置还包括如权利要求1
‑
3任一项所述的探针测试台。
[0015]一种基于上述的探针测试台的探针测试台制备方法，所述探针测试台制备方法包括以下步骤：
[0016]提供一LGP部件，所述LGP部件上加工出所述GND PAD；
[0017]提供一MLO，所述MLO上加工出与所述GND PAD相适配的PAD；
[0018]将所述LGP部件、所述MLO均装配至所述探针测试台的主体上，并使得所述GND PAD与所述PAD一一对应连通。
[0019]作为优选地，所述提供一LGP部件的步骤，包括：
[0020]通过光刻技术在所述LGP部件上加工出所述GND PAD。
[0021]作为优选地，所述提供一LGP部件的步骤，具体为：
[0022]S1、在LGP部件表面镀一层金层；
[0023]S2、在所述金层表面涂覆一层光刻胶；
[0024]S3、在掩膜版上制成所需的图形，随后通过光刻工艺将所述掩膜版上的图形转移至所述光刻胶上；
[0025]S4、将所述光刻胶进行曝光，以使其预设区域被溶解；
[0026]S5、采用显影剂去除所述光刻胶被溶解的区域，以形成预设的所述GND PAD的图形；
[0027]S6、对所述金层进行刻蚀，并去除光刻胶，以形成所述GND PAD。
[0028]作为优选地，在步骤S1中包括，采用电镀技术在所述LGP部件表面镀一层金层。
[0029]作为优选地，所述提供一MLO的步骤，包括：
[0030]通过光刻技术在所述MLO上加工出与所述GND PAD相适配的所述PAD。
[0031]作为优选地，所述GND PAD与所述PAD通过第二MEMS探针一一对应连通；所述将所述LGP部件、所述MLO均装配至所述探针测试台的主体上，并使得所述GND PAD与所述PAD一一对应连通的步骤之后，包括：
[0032]通过所述第二MEMS探针将所述GND PAD与所述PAD一一对应连通。
[0033]本专利技术的有益效果：
[0034]本专利技术通过相互一一对应连通的GND PAD与PAD，重塑了芯片电信号的回流路径，具体而言，就是芯片的电信号经过设置在MLO上的PAD后经回流至LGP部件上的GND PAD,即能够避免了现有技术中芯片电信号需要经过MLO与PCB的问题，从而能够有效缩短芯片电信号的回流路径，进而有助于减少信号损失和串扰等干扰，有利于信号传输，使得测试效果明显，减少芯片测试失败，以及不良品产生，更能真实反映芯片本身性能。
附图说明
[0035]图1是本专利技术提供的探针测试台的结构示意图；
[0036]图2是图1中A处的放大图；
[0037]图3是本专利技术提供的探针测试台的制备方法的流程图；
[0038]图4是本专利技术提供的LGP部件的制备方法的流程图。
[0039]图中：
[0040]100、待测芯片；200、ATE测试机；1、PCB；2、MLO；21、PAD；3、LGP部件；31、GND PAD；4、第一MEMS探针；5、第二MEMS探针。
具体实施方式
[0041]下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。
[0042]在本专利技术的描述中，除非另有明确的规定和限定，术语“相连”、“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种探针测试台，用于连通待测芯片(100)与ATE测试机(200)，以完成对待测芯片(100)的性能测试，所述探针测试台包括PCB(1)，其特征在于，所述探针测试台还包括：MLO(2)，所述MLO(2)设置于所述PCB(1)上，所述MLO(2)上设置有PAD(21)；LGP部件(3)，所述LGP部件(3)上设置有GND PAD(31)，所述GND PAD(31)与所述PAD(21)一一对应连通；第一MEMS探针(4)，所述第一MEMS探针一端连通于所述MLO(2)上，另一端被配置为与待测芯片(100)连通。2.根据权利要求1所述的一种探针测试台其特征在于，所述PAD(21)设置于所述MLO(2)靠近所述LGP部件(3)的一侧，所述GND PAD(31)设置于所述LGP部件(3)靠近所述MLO(2)的一侧。3.根据权利要求2所述的一种探针测试台其特征在于，所述GND PAD(31)与所述PAD(21)通过第二MEMS探针(5)一一对应连通。4.一种CP测试装置，包括ATE测试机(200)，其特征在于，所述CP测试装置还包括如权利要求1
‑
3任一项所述的探针测试台。5.一种基于权利要求1
‑
3任一项所述的探针测试台的探针测试台制备方法，其特征在于，所述探针测试台制备方法包括以下步骤：提供一LGP部件(3)，所述LGP部件(3)上加工出所述GND PAD(31)；提供一MLO(2)，所述MLO(2)上加工出与所述GND PAD(31)相适配的PAD(21)；将所述LGP部件(3)、所述MLO(2)均装配至所述探针测试台的主体上，并使得所述GND PAD(31...

【专利技术属性】
技术研发人员：袁瑞，施元军，
申请(专利权)人：苏州晶晟微纳半导体科技有限公司，
类型：发明
国别省市：