发光二极管外延片及其制备方法、发光二极管技术

本发明专利技术公开了一种发光二极管外延片及其制备方法、发光二极管，所述发光二极管外延片包括衬底，及依次层叠在所述衬底上的形核层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层和P型GaN层；所述多量子阱层为量子阱层和复合量子垒层交替层叠形成的周期性结构，所述复合量子垒层包括依次层叠的第一量子垒子层、第二量子垒子层和第三量子垒子层，所述第一量子垒子层包括依次层叠的第一Ga2O3层和第一WSe2层，所述第二量子垒子层包括GaN层，所述第三量子垒子层包括依次层叠的第二WSe2层和第二Ga2O3层。实施本发明专利技术，能够提高发光二极管的发光效率和抗静电能力。率和抗静电能力。率和抗静电能力。

【技术实现步骤摘要】
发光二极管外延片及其制备方法、发光二极管


[0001]本专利技术涉及半导体
，尤其涉及一种发光二极管外延片及其制备方法、发光二极管。

技术介绍

[0002]传统的发光二极管外延片包括一种衬底、以及在所述衬底上依次生长的形核层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层和P型GaN层；多量子阱层作为有源区是发光二极管的核心结构，现有多量子阱层为InGaN量子阱层和GaN量子垒层周期性层叠组成，但是传统的多量子阱层结构具有以下问题：(1)载流子(尤其是迁移率很高的电子)存在还来不及在量子阱层发生复合就发生逃逸的状况，导致载流子不能充分复合，从而影响发光效率；(2)载流子在多量子阱层的扩展能力差，影响发光二极管的发光效率，导致抗静电能力下降；(3)InGaN量子阱层生长温度低，导致晶格质量差，量子阱层和量子垒层逐渐层叠，缺陷累积，形成非辐射复合中心，影响发光强度。

技术实现思路

[0003]本专利技术所要解决的技术问题在于，提供一种发光二极管外延片，可以提升发光二极管的发光效率和抗静电能力。
[0004]本专利技术所要解决的技术问题还在于，提供一种发光二极管外延片的制备方法，工艺简单，制得的发光二极管外延片发光效率高。
[0005]为达到上述技术效果，本专利技术提供了一种发光二极管外延片，包括衬底，及依次层叠在所述衬底上的形核层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层和P型GaN层；
[0006]所述多量子阱层为量子阱层和复合量子垒层交替层叠形成的周期性结构，所述复合量子垒层包括依次层叠的第一量子垒子层、第二量子垒子层和第三量子垒子层，所述第一量子垒子层包括依次层叠的第一Ga2O3层和第一WSe2层，所述第二量子垒子层为GaN层，所述第三量子垒子层包括依次层叠的第二WSe2层和第二Ga2O3层。
[0007]作为上述技术方案的改进，所述第一Ga2O3层的厚度为0.1
‑
2nm，第一WSe2层的厚度为0.1
‑
3nm；所述第二WSe2层的厚度为0.1
‑
3nm，第二Ga2O3层的厚度为0.1
‑
2nm。
[0008]作为上述技术方案的改进，所述第二量子垒子层为N型掺杂的GaN层，掺杂浓度为1
×
10
16
‑1×
10
17
cm
‑3。
[0009]作为上述技术方案的改进，所述第二量子垒子层的厚度为1
‑
5nm。
[0010]作为上述技术方案的改进，所述量子阱层为InGaN层，所述量子阱层的厚度为1
‑
5nm。
[0011]相应的，本专利技术还公开了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，包括以下步骤：
[0012]提供一衬底，在所述衬底上依次生长形核层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层和P型GaN层；
[0013]其中，所述多量子阱层为量子阱层和复合量子垒层交替层叠形成的周期性结构，所述复合量子垒层包括依次层叠的第一量子垒子层、第二量子垒子层和第三量子垒子层，所述第一量子垒子层包括依次层叠的第一Ga2O3层和第一WSe2层，所述第二量子垒子层为GaN层，所述第三量子垒子层包括依次层叠的第二WSe2层和第二Ga2O3层。
[0014]作为上述技术方案的改进，所述第一Ga2O3层和第二Ga2O3层的生长温度为800
‑
900℃，生长压力为50
‑
200Torr。
[0015]作为上述技术方案的改进，所述第一WSe2层和第二WSe2层的生长温度为500
‑
750℃，生长压力为50
‑
200Torr。
[0016]作为上述技术方案的改进，所述第二量子垒子层的生长温度为800
‑
900℃，生长压力为100
‑
500Torr。
[0017]相应的，本专利技术还公开了一种发光二极管，包括上述的发光二极管外延片。
[0018]实施本专利技术实施例，具有如下有益效果：
[0019]本专利技术提供的发光二极管外延片，复合量子垒层中与量子阱层接触的第一Ga2O3层和第二Ga2O3层的晶格质量好、晶格常数大，可以修复量子阱层的生长缺陷，为量子阱层提供张应力，从而减少多量子阱层中的压电极化效应，增加电子和空穴波函数的重叠，此外，Ga2O3材料属于宽禁带半导体材料，可以将电子空穴限制在多量子阱层，增加电子空穴的复合。载流子在第一WSe2层和第二WSe2层中迁移率高，可以增加进入量子阱层中的载流子浓度，从而增加发光效率。Ga2O3材料与WSe2材料所形成的异质结结构由于波函数局域化，导致电子和空穴分离，有效防止了电子与空穴在量子垒层中形成非辐射复合，提升了发光二极管的发光效率。
附图说明
[0020]图1是本专利技术实施例1中的发光二极管外延片的结构示意图；
[0021]图2本专利技术实施例1中的发光二极管外延片的制备方法流程图。
具体实施方式
[0022]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合具体实施例对本专利技术作进一步地详细描述。
[0023]如图1所示，本专利技术实施例提供了一种发光二极管外延片，包括衬底1，及依次层叠在所述衬底1上的形核层2、本征GaN层3、N型GaN层4、多量子阱层5、电子阻挡层6和P型GaN层7。
[0024]所述多量子阱层5为量子阱层51和复合量子垒层52交替层叠形成的周期性结构，所述复合量子垒层包括依次层叠的第一量子垒子层、第二量子垒子层和第三量子垒子层，所述第一量子垒子层包括依次层叠的第一Ga2O3层和第一WSe2层，所述第二量子垒子层为GaN层，所述第三量子垒子层包括依次层叠的第二WSe2层和第二Ga2O3层。
[0025]在一种实施方式中，所述第一Ga2O3层的厚度为0.1
‑
2nm，若第一Ga2O3层的厚度＜0.1nm，无法起到限制载流子的作用；若第一Ga2O3层的厚度＞2nm，影响载流子的注入。示例性的，所述第一Ga2O3层的厚度为0.1nm、0.5nm、0.8nm、1nm、1.5nm或2nm，但不限于此。所述第一WSe2层的厚度为0.1
‑
3nm，若第一WSe2层的厚度＜0.1nm，无法增加量子阱层中的载流子浓
度；若第一WSe2层的厚度＞3nm，容易造成缺陷。示例性的，所述第一WSe2层的厚度为0.1nm、0.5nm、1nm、1.5nm、2nm、2.5nm或3nm，但不限于此。第二Ga2O3层的厚度为0.1
‑
2nm，第二WSe2层的厚度为0.1
‑
3nm，效果同上。
[0026]在一种实施方式中，所述第二量子垒子层为N型掺杂的GaN层，Si掺杂浓度为1
×
10
16
‑1×
10
1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种发光二极管外延片，其特征在于，包括衬底，及依次层叠在所述衬底上的形核层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层和P型GaN层；所述多量子阱层为量子阱层和复合量子垒层交替层叠形成的周期性结构，所述复合量子垒层包括依次层叠的第一量子垒子层、第二量子垒子层和第三量子垒子层，所述第一量子垒子层包括依次层叠的第一Ga2O3层和第一WSe2层，所述第二量子垒子层为GaN层，所述第三量子垒子层包括依次层叠的第二WSe2层和第二Ga2O3层。2.如权利要求1所述的发光二极管外延片，其特征在于，所述第一Ga2O3层的厚度为0.1
‑
2nm，第一WSe2层的厚度为0.1
‑
3nm；所述第二WSe2层的厚度为0.1
‑
3nm，第二Ga2O3层的厚度为0.1
‑
2nm。3.如权利要求1所述的发光二极管外延片，其特征在于，所述第二量子垒子层为N型掺杂的GaN层，掺杂浓度为1
×
10
16
‑1×
10
17
cm
‑3。4.如权利要求1所述的发光二极管外延片，其特征在于，所述第二量子垒子层的厚度为1
‑
5nm。5.如权利要求1所述的发光二极管外延片，其特征在于，所述量子阱层为InGaN层，所述量子阱层的厚度为1
‑
5nm。6.一种发光二极管外延片...

【专利技术属性】
技术研发人员：张彩霞，印从飞，刘春杨，胡加辉，金从龙，
申请(专利权)人：江西兆驰半导体有限公司，
类型：发明
国别省市：