高光提取效率的LED外延片及其制备方法技术

本发明专利技术公开了一种高光提取效率的LED外延片及其制备方法、LED，涉及半导体光电器件领域。LED外延片包括依次设置的衬底、缓冲层、N型GaN层、应力缓冲层、多量子阱层、电子阻挡层和P型GaN层；应力缓冲层包括依次层叠于N型GaN层上的第一应力缓冲层、金属反射层和第二应力缓冲层；第一应力缓冲层为Si掺Al

【技术实现步骤摘要】
高光提取效率的LED外延片及其制备方法


[0001]本专利技术涉及半导体光电器件领域，尤其涉及一种高光提取效率的LED外延片及其制备方法。

技术介绍

[0002]为了获得高亮度的LED，关键要提高器件的内量子效率和外量子效率。目前蓝光GaN基的LED内量子效率可达80％以上，但大功率LED芯片的外量子效率通常只有40％左右。制约外量子效率提高的主要因素是芯片的光提取效率较低，这是因为GaN材料的折射率(n＝2.5)与空气的折射率(n＝1)和蓝宝石衬底的折射率(n＝1.75)相差较大，导致空气与GaN界面以及蓝宝石与GaN界面发生全反射的临界角分别只有23.6
°
和44.4
°
，有源区产生的光只有少数能够逃逸出体材料。为了提高芯片的光提取效率，目前国内外采用的主要技术方案有生长分布布拉格反射层(DBR)结构、图形化衬底(PSS)技术、表面粗化技术和光子晶体技术等。PSS对图形的规则度要求很高，加之蓝宝石衬底比较坚硬，无论是干法刻蚀还是湿法刻蚀工艺，在整片图形的一致性和均匀性上都有一定的难度，且制作过程对设备和工艺要求很高，导致成本偏高。DBR和光子晶体制作工艺相对复杂、成本较高，而表面粗化技术采用干法刻蚀或者湿法腐蚀工艺，也存在很大挑战。

技术实现思路

[0003]本专利技术所要解决的技术问题在于，提供一种高光提取效率的LED外延片及其制备方法，其可提升LED外延片的外量子效率，且制程简单。
[0004]为了解决上述问题，本专利技术公开了一种高光提取效率的LED外延片，其包括衬底和依次层叠于所述衬底的缓冲层、N型GaN层、应力缓冲层、多量子阱层、电子阻挡层和P型GaN层；所述应力缓冲层包括依次层叠于所述N型GaN层上的第一应力缓冲层、金属反射层和第二应力缓冲层；
[0005]所述第一应力缓冲层为Si掺Al
a
In
b
Ga1‑
a
‑
b
N层，其中，0≤a≤0.6，0≤b≤0.2；
[0006]所述金属反射层为Al金属层、Ga金属层、In金属层、Mg金属层中的一种或多种形成的叠层结构；
[0007]所述第二应力缓冲层为Si掺Al
c
In
d
Ga1‑
c
‑
d
N层，其中，0≤c≤0.6，0≤d≤0.3。
[0008]作为上述技术方案的改进，所述第一应力缓冲层的厚度为50nm～500nm，Si掺杂浓度2
×
10
17
cm
‑3～2
×
10
19
cm
‑3；
[0009]所述金属反射层的厚度为2nm～20nm；
[0010]所述第二应力缓冲层的厚度为30nm～300nm，Si掺杂浓度为2
×
10
16
cm
‑3～2
×
10
18
cm
‑3。
[0011]作为上述技术方案的改进，0.2≤a≤0.5，0.05≤c≤0.4，且a＞c；
[0012]0.04≤b≤0.1，0.1≤d≤0.23，且b＜d。
[0013]作为上述技术方案的改进，所述多量子阱层为周期性结构，周期数为4～16，每个
周期均包括量子阱层和量子垒层；
[0014]每个所述量子阱层均包括依次层叠的阱前保护层、发光阱层和阱后保护层；所述阱前保护层为In组分随厚度呈递增变化的In
y
Ga1‑
y
N层，所述发光阱层为In
x
Ga1‑
x
N层，所述阱后保护层为In组分随厚度增加呈递减变化的In
z
Ga1‑
z
N层；其中，0.12≤x≤0.4，0≤y≤0.4，0≤z≤0.4；
[0015]所述量子垒层为GaN层。
[0016]作为上述技术方案的改进，所述阱前保护层的厚度为0.5nm～2nm，其In组份随厚度由0递增至所述发光阱层中In组分占比；
[0017]所述发光阱层的厚度为2.5nm～5nm；
[0018]所述阱后保护层的厚度为0.5nm～2nm，其In组分随厚度由所述发光阱层中In组分占比递减至0；
[0019]所述量子垒层的厚度为8nm～15nm。
[0020]作为上述技术方案的改进，所述阱后保护层生长完成后采用H2和NH3的混合气体进行处理，以将所述阱后保护层表面粗化；
[0021]其中，处理温度为800℃～950℃，处理压力为100torr～300torr，处理时间为20s～120s；H2和NH3的体积比为1:3～1:5。
[0022]相应的，本专利技术还公开了一种高光提取效率的LED外延片的制备方法，用于制备上述的高光提取效率的LED外延片，其包括：
[0023]提供衬底，在所述衬底上依次生长缓冲层、N型GaN层、应力缓冲层、多量子阱层、电子阻挡层和P型GaN层；所述应力缓冲层包括依次层叠于所述N型GaN层上的第一应力缓冲层、金属反射层和第二应力缓冲层；
[0024]所述第一应力缓冲层为Si掺Al
a
In
b
Ga1‑
a
‑
b
N层，其中，0≤a≤0.6，0≤b≤0.2；
[0025]所述金属反射层为Al金属层、Ga金属层、In金属层、Mg金属层中的一种或多种形成的叠层结构；
[0026]所述第二应力缓冲层为Si掺Al
c
In
d
Ga1‑
c
‑
d
N层，其中，0≤c≤0.6，0≤d≤0.3。
[0027]作为上述技术方案的改进，所述第一应力缓冲层的生长温度为800℃～950℃，生长压力为100torr～300torr；
[0028]所述金属反射层的生长温度为750℃～1050℃，生长压力为30torr～500torr；
[0029]所述第二应力缓冲层的生长温度为780℃～900℃，生长压力为100torr～300torr。
[0030]作为上述技术方案的改进，所述多量子阱层包括量子阱层和量子垒层；所述量子阱层包括阱前保护层、发光阱层和阱后保护层；
[0031]所述阱前保护层的生长温度为700℃～900℃，生长压力为100torr～300torr；
[0032]所述发光阱层的生长温度为700℃～850℃，生长压力为100torr～300torr；
[0033]所述阱后保护层的生长温度为700℃～900℃，生长压力为100torr～300torr。
[0034]作为上述技术方案的改进，所述阱前保护层生长过程中，生长温度由900℃递减至700℃；
[0035]所述阱后保护层生长过程中，生长温度由700℃递增至900℃。
[0036]实施本发本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高光提取效率的LED外延片，其特征在于，包括衬底和依次层叠于所述衬底的缓冲层、N型GaN层、应力缓冲层、多量子阱层、电子阻挡层和P型GaN层；所述应力缓冲层包括依次层叠于所述N型GaN层上的第一应力缓冲层、金属反射层和第二应力缓冲层；所述第一应力缓冲层为Si掺Al
a
In
b
Ga1‑
a
‑
b
N层，其中，0≤a≤0.6，0≤b≤0.2；所述金属反射层为Al金属层、Ga金属层、In金属层、Mg金属层中的一种或多种形成的叠层结构；所述第二应力缓冲层为Si掺Al
c
In
d
Ga1‑
c
‑
d
N层，其中，0≤c≤0.6，0≤d≤0.3。2.如权利要求1所述的高光提取效率的LED外延片，其特征在于，所述第一应力缓冲层的厚度为50nm～500nm，Si掺杂浓度2
×
10
17
cm
‑3～2
×
10
19
cm
‑3；所述金属反射层的厚度为2nm～20nm；所述第二应力缓冲层的厚度为30nm～300nm，Si掺杂浓度为2
×
10
16
cm
‑3～2
×
10
18
cm
‑3。3.如权利要求1所述的高光提取效率的LED外延片，其特征在于，0.2≤a≤0.5，0.05≤c≤0.4，且a＞c；0.04≤b≤0.1，0.1≤d≤0.23，且b＜d。4.如权利要求1～3任一项所述的高光提取效率的LED外延片，其特征在于，所述多量子阱层为周期性结构，周期数为4～16，每个周期均包括量子阱层和量子垒层；每个所述量子阱层均包括依次层叠的阱前保护层、发光阱层和阱后保护层；所述阱前保护层为In组分随厚度呈递增变化的In
y
Ga1‑
y
N层，所述发光阱层为In
x
Ga1‑
x
N层，所述阱后保护层为In组分随厚度增加呈递减变化的In
z
Ga1‑
z
N层；其中，0.12≤x≤0.4，0≤y≤0.4，0≤z≤0.4；所述量子垒层为GaN层。5.如权利要求4所述的高光提取效率的LED外延片，其特征在于，所述阱前保护层的厚度为0.5nm～2nm，其In组份随厚度由0递增至所述发光阱层中In...

【专利技术属性】
技术研发人员：舒俊，程龙，高虹，郑文杰，印从飞，张彩霞，刘春杨，胡加辉，金从龙，
申请(专利权)人：江西兆驰半导体有限公司，
类型：发明
国别省市：