发光二极管外延片及其制备方法技术

本发明专利技术公开了一种发光二极管外延片及其制备方法，涉及半导体光电器件领域。发光二极管外延片依次包括衬底、缓冲层、本征GaN层、N型GaN层、第一应力释放层、第二应力释放层、多量子阱层、电子阻挡层、P型GaN层和欧姆接触层；第一应力释放层为交替层叠的In

【技术实现步骤摘要】
发光二极管外延片及其制备方法


[0001]本专利技术涉及半导体光电器件领域，尤其涉及一种发光二极管外延片及其制备方法。

技术介绍

[0002]绿光波段的LED一般采用高In组分的量子阱，但随着In组分的提高，InGaN 量子阱层和GaN量子垒层之间因晶格失配而产生较大的应力，导致多量子阱有源区内存在较强的极化电场。由于强压电极化会在InGaN量子阱区产生高强度的极化电场，导致量子阱有源区能带的倾斜和电子与空穴的分离，严重降低了LED器件的发光效率。另外，由于高In组分的InGaN势阱层的生长温度相对较低，低温下，NH3裂解困难，原子迁移率降低，导致活性N源不足，点缺陷增多，导致有源区内的非辐射复合中心增多，造成发光效率的衰减和抗静电能力下降。
[0003]为了缓解以上现象，最常用的方法是采用准备层来缓冲量子阱垒间的失配应力。一般的做法是通过在N型层后插入一层InGaN/GaN超晶格层来缓解量子阱垒中的应力，其生长温度一般恒定，且介于800~900℃之间；但由于其结构单一、晶体质量较差，因此对高In组分的GaN基LED的应力缓冲作用不足。

技术实现思路

[0004]本专利技术所要解决的技术问题在于，提供一种发光二极管外延片及其制备方法，其可提升发光二极管的发光效率、抗静电性能，降低其工作电压。
[0005]为了解决上述问题，本专利技术公开了一种发光二极管外延片，其包括衬底，依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、应力释放层、多量子阱层、电子阻挡层、P型GaN层和欧姆接触层；所述应力释放层包括依次层叠于所述N型GaN层上的第一应力释放层和第二应力释放层；所述第一应力释放层为周期性结构，每个周期均包括依次层叠的In
x
Ga1‑
x
N层和第一Si掺GaN层；所述第二应力释放层为周期性结构，每个周期均包括依次层叠的In
y
Ga1‑
y
N层、GaN层、第二Si掺GaN层和Si掺In
z
Ga1‑
z
N层；所述多量子阱层为周期性结构，每个周期均包括依次层叠的In
w
Ga1‑
w
N量子阱层、GaN帽层和Si掺GaN量子垒层；其中，z≤x＜y≤w。
[0006]作为上述技术方案的改进，所述第一应力释放层的周期数为3~6，所述第二应力释放层的周期数为4~8，所述多量子阱层的周期数为6~12。
[0007]作为上述技术方案的改进，x为0.05~0.12，y为0.15~0.25，z为0.05~0.1，w为0.25~0.4；且z＜x＜y＜w。
[0008]作为上述技术方案的改进，所述In
x
Ga1‑
x
N层的厚度为3nm~4nm；所述第一Si掺GaN层的厚度为5nm~10nm，其Si掺杂浓度为2.3
×
10
17
cm
‑3~6.6
×
10
17
cm
‑3。
[0009]作为上述技术方案的改进，所述In
y
Ga1‑
y
N层的厚度为2nm~4nm；所述GaN层的厚度为0.5nm~2nm；所述第二Si掺GaN层的厚度为6nm~16nm，其Si掺杂浓度为2.3
×
10
17
cm
‑3~6.6
×
10
17
cm
‑3；所述Si掺In
z
Ga1‑
z
N层的厚度为1nm~3nm，其Si掺杂浓度为1.3
×
10
17
cm
‑3~3.6
×
10
17
cm
‑3。
[0010]作为上述技术方案的改进，所述In
w
Ga1‑
w
N量子阱层的厚度为2nm~5nm；所述GaN帽层的厚度为0.4nm~1.2nm；所述Si掺GaN量子垒层的厚度为8nm~20nm，其Si掺杂浓度为3.3
×
10
17
cm
‑3~5.6
×
10
17
cm
‑3。
[0011]作为上述技术方案的改进，所述第一Si掺GaN层、第二Si掺GaN层的Si掺杂浓度相同；所述Si掺In
z
Ga1‑
z
N层的Si掺杂浓度小于所述第二Si掺GaN层的Si掺杂浓度。
[0012]相应的，本专利技术还公开了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，其包括：提供衬底，在所述衬底上依次生长缓冲层、本征GaN层、N型GaN层、第一应力释放层、第二应力释放层、多量子阱层、电子阻挡层、P型GaN层和欧姆接触层；其中，所述第一应力释放层为周期性结构，每个周期均包括依次层叠的In
x
Ga1‑
x
N层和第一Si掺GaN层；所述第二应力释放层为周期性结构，每个周期均包括依次层叠的In
y
Ga1‑
y
N层、GaN层、第二Si掺GaN层和Si掺In
z
Ga1‑
z
N层；所述多量子阱层为周期性结构，每个周期均包括依次层叠的In
w
Ga1‑
w
N量子阱层、GaN帽层和Si掺GaN量子垒层；其中，z≤x＜y≤w；所述In
x
Ga1‑
x
N层的生长温度≥900℃，所述第一Si掺GaN层的生长温度≥950℃；所述In
y
Ga1‑
y
N层的生长温度≤850℃，所述GaN层的生长温度≤850℃，所述第二Si掺GaN层的生长温度≤950℃，所述Si掺In
z
Ga1‑
z
N层的生长温度≤900℃。
[0013]作为上述技术方案的改进，所述In
x
Ga1‑
x
N层的生长温度为900℃~950℃，生长压力为100torr~200torr；所述第一Si掺GaN层的生长温度为950℃~1000℃，生长压力为100torr~200torr；所述In
y
Ga1‑
y
N层的生长温度为800℃~850℃，生长压力为100torr~200torr；所述GaN层的生长温度为800℃~850℃，生长压力为100torr~200torr；所述第二Si掺GaN层的生长温度为850℃~950℃，生长压力为100torr~200torr；所述Si掺In
z
Ga1‑
z
N层的生长温度830℃~880℃，生长压力为100torr~200torr。
[0014]作为上述技术方案的改进，所述In
w
Ga1‑
w
N量子阱层的生长温度为700℃~75本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种发光二极管外延片，其特征在于，包括衬底，依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、应力释放层、多量子阱层、电子阻挡层、P型GaN层和欧姆接触层；所述应力释放层包括依次层叠于所述N型GaN层上的第一应力释放层和第二应力释放层；所述第一应力释放层为周期性结构，每个周期均包括依次层叠的In
x
Ga1‑
x
N层和第一Si掺GaN层；所述第二应力释放层为周期性结构，每个周期均包括依次层叠的In
y
Ga1‑
y
N层、GaN层、第二Si掺GaN层和Si掺In
z
Ga1‑
z
N层；所述多量子阱层为周期性结构，每个周期均包括依次层叠的In
w
Ga1‑
w
N量子阱层、GaN帽层和Si掺GaN量子垒层；其中，z≤x＜y≤w。2.如权利要求1所述的发光二极管外延片，其特征在于，所述第一应力释放层的周期数为3~6，所述第二应力释放层的周期数为4~8，所述多量子阱层的周期数为6~12。3.如权利要求1所述的发光二极管外延片，其特征在于，x为0.05~0.12，y为0.15~0.25，z为0.05~0.1，w为0.25~0.4；且z＜x＜y＜w。4.如权利要求1所述的发光二极管外延片，其特征在于，所述In
x
Ga1‑
x
N层的厚度为3nm~4nm；所述第一Si掺GaN层的厚度为5nm~10nm，其Si掺杂浓度为2.3
×
10
17
cm
‑3~6.6
×
10
17
cm
‑3。5.如权利要求1所述的发光二极管外延片，其特征在于，所述In
y
Ga1‑
y
N层的厚度为2nm~4nm；所述GaN层的厚度为0.5nm~2nm；所述第二Si掺GaN层的厚度为6nm~16nm，其Si掺杂浓度为2.3
×
10
17
cm
‑3~6.6
×
10
17
cm
‑3；所述Si掺In
z
Ga1‑
z
N层的厚度为1nm~3nm，其Si掺杂浓度为1.3
×
10
17
cm
‑3~3.6
×
10
17
cm
‑3。6.如权利要求1所述的发光二极管外延片，其特征在于，所述In
w
Ga1‑
w
N量子阱层的厚度为2nm~5nm；所述GaN帽层的厚度为0.4nm~1.2nm；所述Si掺GaN量子垒层的厚度为8nm~20nm，其Si掺杂浓度为3.3
×
10
17
cm
‑3~5.6
×
10
17
cm
‑...

【专利技术属性】
技术研发人员：印从飞，张彩霞，刘春杨，胡加辉，金从龙，
申请(专利权)人：江西兆驰半导体有限公司，
类型：发明
国别省市：