半导体结构及其形成方法技术

本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底,所述半导体衬底中形成有交替分布的阱区以及隔离结构，所述隔离结构在所述半导体衬底中沿X方向延伸，所述半导体衬底表面还形成有沿Y方向延伸的栅极结构，所述X方向和所述Y方向垂直，所述栅极结构两侧的阱区中形成有掺杂区；第一外延层和第二外延层，依次位于部分所述掺杂区表面，所述第一外延层的掺杂类型与所述掺杂区相反，所述第二外延层的掺杂类型与所述第一外延层相反；阻变式存储器结构，位于所述第二外延层上方。本申请提供一种半导体结构及其形成方法，在源极和漏极与阻变式存储器结构之间形成PNP选择器，可以微缩器件面积，提升器件积集度。提升器件积集度。提升器件积集度。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本申请涉及半导体
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]传统的可变电阻式随机存取存储器元器件为单晶体管单可变电阻(1T1R)结构，其可变电阻结构透过底垫极板与晶体管之源极相连接，并堆叠高介电常数材料为绝缘层以及金属上电极板，在透过上电极板与金属连线连接至位线(Bit Line，BL)。因此需要对可变电阻元件与结构之相关制程进行开发并需要于CMOS制程工艺中添加至少2个额外的光罩，制程上将较为复杂，成本也将有所提升。
[0003]因此，有必要提供一种更有效、更可靠的技术方案，微缩器件面积，提升器件积集度。

技术实现思路

[0004]本申请提供一种半导体结构及其形成方法，可以微缩器件面积，提升器件积集度。
[0005]本申请的一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底,所述半导体衬底中形成有交替分布的阱区以及隔离结构，所述隔离结构在所述半导体衬底中沿X方向延伸，所述半导体衬底表面还形成有沿Y方向延伸的栅极结构，所述X方向和所述Y方向垂直，所述栅极结构两侧的阱区中形成有掺杂区；在部分所述掺杂区表面依次形成第一外延层和第二外延层，所述第一外延层的掺杂类型与所述掺杂区相反，所述第二外延层的掺杂类型与所述第一外延层相反；在所述第二外延层上方形成阻变式存储器结构。
[0006]在本申请的一些实施例中，所述掺杂区的掺杂类型为N型，所述第一外延层的掺杂类型为P型，所述第二外延层的掺杂类型为N型，所述掺杂区、第一外延层和第二外延层构成NPN选择器结构。
[0007]在本申请的一些实施例中，所述阻变式存储器结构包括下电极、位于所述下电极表面的阻变层和位于所述阻变层表面的上电极。
[0008]在本申请的一些实施例中，所述半导体结构的形成方法还包括：在所述第二外延层表面以及未形成所述第一外延层和第二外延层的其余掺杂层表面形成第一接触结构以及位于所述第一接触结构表面的第一金属层，所述阻变式存储器结构形成于所述第一金属层表面。
[0009]在本申请的一些实施例中，未形成所述第一外延层和第二外延层的其余掺杂层位于所述半导体衬底的外侧。
[0010]在本申请的一些实施例中，所述半导体结构的形成方法还包括：在所述阻变式存储器结构表面形成第二接触结构以及位于所述第二接触结构表面的第二金属层。
[0011]在本申请的一些实施例中，在部分所述掺杂区表面依次形成第一外延层和第二外延层的方法包括：选择性磊晶工艺和自掺杂工艺。
[0012]本申请的另一个方面还提供一种半导体结构，包括：半导体衬底,所述半导体衬底
中形成有交替分布的阱区以及隔离结构，所述隔离结构在所述半导体衬底中沿X方向延伸，所述半导体衬底表面还形成有沿Y方向延伸的栅极结构，所述X方向和所述Y方向垂直，所述栅极结构两侧的阱区中形成有掺杂区；第一外延层和第二外延层，依次位于部分所述掺杂区表面，所述第一外延层的掺杂类型与所述掺杂区相反，所述第二外延层的掺杂类型与所述第一外延层相反；阻变式存储器结构，位于所述第二外延层上方。
[0013]在本申请的一些实施例中，所述掺杂区的掺杂类型为N型，所述第一外延层的掺杂类型为P型，所述第二外延层的掺杂类型为N型，所述掺杂区、第一外延层和第二外延层构成NPN选择器结构。
[0014]在本申请的一些实施例中，所述阻变式存储器结构包括下电极、位于所述下电极表面的阻变层和位于所述阻变层表面的上电极。
[0015]在本申请的一些实施例中，所述半导体结构还包括：位于所述第二外延层表面以及未形成所述第一外延层和第二外延层的其余掺杂层表面的第一接触结构以及位于所述第一接触结构表面的第一金属层，所述阻变式存储器结构位于所述第一金属层表面。
[0016]在本申请的一些实施例中，未形成所述第一外延层和第二外延层的其余掺杂层位于所述半导体衬底的外侧。
[0017]在本申请的一些实施例中，所述半导体结构还包括：位于所述阻变式存储器结构表面的第二接触结构以及位于所述第二接触结构表面的第二金属层。
[0018]本申请提供一种半导体结构及其形成方法，在源极和漏极与阻变式存储器结构之间形成PNP选择器，可以微缩器件面积，提升器件积集度。
附图说明
[0019]以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的专利技术意图。应当理解，附图未按比例绘制。
[0020]其中：
[0021]图1至图6为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。
具体实施方式
[0022]以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
[0023]下面结合实施例和附图对本专利技术技术方案进行详细说明。
[0024]图1至图6为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。下面结合附图对本申请实施例所述的半导体结构的形成方法进行详细说明。
[0025]参考图1和图2所示，其中，图1为俯视图，图2为沿图1虚线A
‑
A处的纵截面图。提供半导体衬底100,所述半导体衬底100中形成有交替分布的阱区110以及隔离结构120，所述
隔离结构120在所述半导体衬底100中沿X方向延伸，所述半导体衬底100表面还形成有沿Y方向延伸的栅极结构130，所述X方向和所述Y方向垂直，所述栅极结构130两侧的阱区110中形成有掺杂区140。在本申请的一些实施例中，也可以反过来，即栅极结构130沿X方向延伸，隔离结构120沿Y方向延伸。需要说明的是，图1仅展示了所述半导体衬底100的局部区域。
[0026]在本申请的一些实施例中，所述半导体衬底100的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。
[0027]在本申请的一些实施例中，所述阱区110为在所述半导体衬底100中执行离子注入工艺形成。所述阱区110的掺杂类型例如为N型或P型。所述阱区110在X方向上构成字线(WL：word line)。
[0028]在本申请的一些实施例中，所述隔离结构120贯穿所述阱区110延伸至所述半导体衬底100中。所述隔离结构120的材料例如为氧化硅。
[0029]在本申请的一些实施例中，所述栅极结构130包括：金属栅极本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底,所述半导体衬底中形成有交替分布的阱区以及隔离结构，所述隔离结构在所述半导体衬底中沿X方向延伸，所述半导体衬底表面还形成有沿Y方向延伸的栅极结构，所述X方向和所述Y方向垂直，所述栅极结构两侧的阱区中形成有掺杂区；在部分所述掺杂区表面依次形成第一外延层和第二外延层，所述第一外延层的掺杂类型与所述掺杂区相反，所述第二外延层的掺杂类型与所述第一外延层相反；在所述第二外延层上方形成阻变式存储器结构。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掺杂区的掺杂类型为N型，所述第一外延层的掺杂类型为P型，所述第二外延层的掺杂类型为N型，所述掺杂区、第一外延层和第二外延层构成NPN选择器结构。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻变式存储器结构包括下电极、位于所述下电极表面的阻变层和位于所述阻变层表面的上电极。4.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在所述第二外延层表面以及未形成所述第一外延层和第二外延层的其余掺杂层表面形成第一接触结构以及位于所述第一接触结构表面的第一金属层，所述阻变式存储器结构形成于所述第一金属层表面。5.如权利要求4所述的半导体结构的形成方法，其特征在于，未形成所述第一外延层和第二外延层的其余掺杂层位于所述半导体衬底的外侧。6.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在所述阻变式存储器结构表面形成第二接触结构以及位于所述第二接触结构表面的第二金属层。7.如权利要求1所述的半导体结构的形成方法，其特征在于，在...

【专利技术属性】
技术研发人员：章纬，卜伟海，
申请(专利权)人：北方集成电路技术创新中心北京有限公司，
类型：发明
国别省市：