存储器以及集成电路装置制造方法及图纸

本实用新型专利技术提供一种存储器以及集成电路装置，存储器包括：一组字线；一组位线；源极线，具有第一源极线接触件及第二源极线接触件；一组晶体管，串联耦合于所述源极线的所述第一源极线接触件与所述第二源极线接触件之间；以及一组资料存储元件。所述一组晶体管具有耦合至所述一组字线中对应的字线的栅极。所述一组资料存储元件中的每一资料存储元件耦合于所述一组晶体管中对应的一对相邻晶体管的共用端子与所述一组位线中对应的位线之间。子与所述一组位线中对应的位线之间。子与所述一组位线中对应的位线之间。

【技术实现步骤摘要】
存储器以及集成电路装置


[0001]本技术的实施例涉及一种种存储器与一种集成电路装置。

技术介绍

[0002]集成电路(integrated circuit，IC)装置包括以IC布局图表示的多个半导体装置。IC布局图是阶层式的，且包括根据半导体装置设计规范施行更高阶功能的模组。模组通常是由胞元(cell)的组合构建而成，所述胞元中的每一者表示被配置成实行特定功能的一或多个半导体结构。具有预先设计的布局图的胞元(有时被称为标准胞元)被存储于标准胞元库(standard cell library)(为简洁起见，在下文中称为「库」或「胞元库」)中且可由各种工具(例如电子设计自动化(electronic design automation，EDA)工具)存取，以产生IC的设计、使IC的设计最佳化及对IC的设计进行验证。半导体装置及胞元的实例对应地包括存储器及记忆胞。

技术实现思路

[0003]本技术的一态样提供一种存储器，包括：一组字线；一组位线；源极线，具有第一源极线接触件及第二源极线接触件；一组晶体管，串联耦合于源极线的第一源极线接触件与第二源极线接触件之间；以及一组资料存储元件。所述一组晶体管具有耦合至所述一组字线中对应的字线的栅极。所述一组资料存储元件中的每一资料存储元件耦合于所述一组晶体管中对应的一对相邻晶体管的共用端子与所述一组位线中对应的位线之间。
[0004]本技术的另一态样提供一种集成电路(IC)装置，包括：衬底；有源区，在衬底之上沿第一方向连续延伸；多个栅极区，沿交错于第一方向的第二方向延伸跨过有源区；源极线；以及多个资料存储元件。所述多个栅极区将有源区划分成多个源极/漏极区。所述多个栅极区中的每一栅极区排列于所述多个源极/漏极区中对应的一对源极/漏极区之间。所述多个源极/漏极区包括：第一源极/漏极区、第二源极/漏极区及第三源极/漏极区；第一组源极/漏极区，位于第一源极/漏极区与第二源极/漏极区之间；以及第二组源极/漏极区，位于第二源极/漏极区与第三源极/漏极区之间。源极线具有对应地耦合至第一源极/漏极区、第二源极/漏极区及第三源极/漏极区的第一源极线接触件、第二源极线接触件及第三源极线接触件。所述多个资料存储元件包括：第一组资料存储元件，对应地耦合至所述第一组源极/漏极区；以及第二组资料存储元件，对应地耦合至所述第二组源极/漏极区。
[0005]本技术的又一态样提供一种方法，包括藉由以下方式来对第一资料存储元件进行存取：向第一字线及第二字线施加导通电压；向源极线施加第一电压；以及向耦合至欲被存取的资料存储元件的第二端部的第一位线施加不同于第一电压的第二电压。第一字线耦合至串联耦合的一串晶体管中的第一晶体管的栅极，第一晶体管具有耦合至欲被存取的资料存储元件的第一端部的端子。第二字线耦合至所述一串晶体管中的第二晶体管的栅极，第二晶体管具有与第一晶体管共用的共用端子以及耦合至源极线的又一端子。
附图说明
[0006]藉由结合附图阅读以下详细说明，会最佳地理解本技术的态样。应注意，根据行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
[0007]图1是根据一些实施例的存储器的示意电路图。
[0008]图2A至图2B是根据一些实施例的各种存储器的示意电路图。
[0009]图3A至图3D是根据一些实施例的存储器在各种操作中的示意电路图。
[0010]图4是根据一些实施例的存储器的IC布局图的示意图。
[0011]图5是根据一些实施例的IC装置的示意剖视图。
[0012]图6A是根据一些实施例的存储器的IC布局图的示意图。
[0013]图6B是根据一些实施例的图6A中的IC布局图的一部分的示意图。
[0014]图7A至图7E是根据一些实施例的IC装置在制造工艺的各种阶段处的示意剖视图。
[0015]图8是根据一些实施例的制造方法的流程图。
[0016]图9是根据一些实施例的操作方法的流程图。
[0017]图10是根据一些实施例的EDA系统的方块图。
[0018]图11是根据一些实施例的IC制造系统及与IC制造系统相关联的IC制造流程的方块图。
具体实施方式
[0019]以下揭露内容提供用于实施所提供标的物的不同特征的诸多不同实施例或实例。以下阐述组件、材料、值、步骤、操作、排列方式或类似物的具体实例以简化本技术。当然，该些仅为实例且不旨在进行限制。设想亦存在其他组件、值、操作、材料、排列方式或类似物。举例而言，以下说明中将第一特征形成于第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且亦可包括其中第一特征与第二特征之间可形成有附加特征进而使得第一特征与第二特征可不直接接触的实施例。另外，本技术可能在各种实例中重复使用参考编号及/或字母。此种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。
[0020]此外，为易于说明，本文中可能使用例如「位于
…
之下(beneath)」、「位于
…
下方(below)」、「下部的(lower)」、「位于
…
上方(above)」、「上部的(upper)」及类似用语等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的定向外亦囊括装置在使用或操作中的不同定向。设备可具有其他定向(旋转90度或处于其他定向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
[0021]在一些实施例中，存储器包括一串晶体管以及一组资料存储元件，所述一串晶体管串联耦合于源极线的第一源极线接触件与第二源极线接触件之间。每一资料存储元件耦合于对应的一对相邻晶体管的共用端子与一组位线中对应的位线之间。在至少一个实施例中，相邻的资料存储元件耦合至所述一组位线中的不同位线。作为结果，在一或多个实施例中，有可能在连续的有源区(亦称为「扩散区」)之上在一行中形成多串晶体管及对应的多组资料存储元件。此不同于要求一对1T1R(1晶体管1电阻器(1transistor 1resistor))记忆
胞的扩散区与相邻的一对1T1R记忆胞的扩散区间隔开的其他方式。在所述其他方式中，相邻的多对1T1R记忆胞之间的间距会构成浪费的芯片面积(wasted chip area)。在一或多个实施例中，此种间距及浪费的芯片面积是可有利地避免的。关于各种实施例阐述了其他特征及优点。
[0022]图1是根据一些实施例的存储器100的示意电路图。存储器是一种类型的IC装置。在至少一个实施例中，存储器是个别IC装置。在一些实施例中，存储器作为一小部分而包括于更大IC装置中，所述更大IC装置包括除所述存储器之外的用于其他功能的电路系统。
[0023]存储器100包括多个资料存储元件R0、R1、R2、R3、R5、R6、R7、R2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器，其特征在于，包括：一组字线；一组位线；源极线，具有第一源极线接触件及第二源极线接触件；一组晶体管，串联耦合于所述源极线的所述第一源极线接触件与所述第二源极线接触件之间，所述一组晶体管具有耦合至所述一组字线中对应的字线的栅极；以及一组资料存储元件，各自耦合于以下之间所述一组晶体管中对应的一对相邻晶体管的共用端子与所述一组位线中对应的位线。2.根据权利要求1所述的存储器，其特征在于所述一组资料存储元件中的一对相邻资料存储元件耦合至所述一组位线中不同的位线。3.根据权利要求1所述的存储器，其特征在于所述一组晶体管包括：第一晶体管，具有耦合至所述第一源极线接触件的端子，第二晶体管，具有耦合至所述第二源极线接触件的端子，以及第三晶体管，具有与所述第一晶体管共用的第一共用端子以及又一端子，所述一组资料存储元件包括：第一资料存储元件，耦合于所述第一共用端子与所述一组位线中的第一位线之间，以及第二资料存储元件，耦合于所述第三晶体管的所述又一端子与所述一组位线中的第二位线之间。4.根据权利要求3所述的存储器，其特征在于所述第三晶体管的所述又一端子是所述第三晶体管与所述第二晶体管的第二共用端子。5.根据权利要求3所述的存储器，其特征在于所述一组晶体管更包括第四晶体管，所述第三晶体管的所述又一端子是所述第三晶体管与所述第四晶体管的第二共用端子，所述第四晶体管具有与所述第二晶体管共用的第三共用端子，且所述一组资料存储元件更包括耦合于所述第三共用端子与所述第一位线之间的第三资料存储元件。6.根据权利要求3所述的存储器，其特征在于所述一组晶体管更包括第四晶体管及第五晶体管，所述第三晶体管的所述又一端子是所述第三晶体管与所述第四晶体管的第二共用端子，所述第四晶体管具有与所述第五晶体管共用的第三共用端子，所述第五晶体管具有与所述第二晶体管共用的第四共用端子，且所述一组资料存储元件更包括：
第三资料存储元件，耦合于所述第三共用端子与所述第一位线及所述第二位线中的一者之间，以及第四资料存储元件，耦合于所述第四共用端子与所述第一位线及所述第二位线中的另一者之间。7.根据权利要求1所述的存储器，其特征在于，更包括...

【专利技术属性】
技术研发人员：吴瑞仁，柯文昇，刘仁杰，张孟凡，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：新型
国别省市：