一种砖式小型化TR组件的夹层馈电结构制造技术

本实用新型专利技术提供一种砖式小型化TR组件的夹层馈电结构，该结构包括正面腔体和背面腔体，所述正面腔体底部设置射频微带板和芯片，正面腔体内设置具有一定高度的夹层台阶，该夹层台阶上安装有多层分线印制板，该多层分线印制板在芯片对应位置处开窗，所述背面腔体内安装有电源及控制印制板，电源及控制印制板通过玻璃绝缘子将芯片所需要的电源和控制信号引入正面腔体内的多层分线印制板，多层分线印制板位于开窗位置的焊盘与芯片进行键合，进而对芯片进行馈电。本实用新型专利技术在射频面增加夹层，采用印制板馈电的方式，既能减少绝缘子数量、又能将电源及控制信号引至芯片处。又能将电源及控制信号引至芯片处。又能将电源及控制信号引至芯片处。

【技术实现步骤摘要】
一种砖式小型化TR组件的夹层馈电结构


[0001]本技术涉及TR组件领域，尤其是涉及一种砖式小型化TR组件的夹层馈电结构。

技术介绍

[0002]近几年国内的雷达技术发展迅速，雷达体积也是越来越小，特别是随着相控阵雷达的发展，射频通道数量越来越多，因此单个TR组件所集成的通道数也越来越多。
[0003]相控阵雷达的射频前端是由若干个辐射单元及对应的TR通道所构成，各单元之间的辐射能量和相位是可以控制的，雷达通过调整各个通道的相位实现波束扫描和波束赋形。相控阵雷达具有体积小、波束指向灵活、抗干扰能力强等优点。但由于需要对每个通道进行移相、衰减及开关等控制，且通道多、功率大，因此导致相控阵雷达的TR组件设备复杂，造价昂贵。
[0004]目前主流TR组件分为砖式和瓦片式两种结构，其中瓦片式的馈电技术对芯片的集成性和工艺要求高，成本高；而传统的砖式结构尺寸又难以缩小；采用多层LTCC基板的方式成本又过于高昂。目前砖式TR组件的腔体包括正反两面，其中正面为射频面，包括放大、开关、移相、衰减等芯片；背面为电源及控制印制板，为射频芯片提供所需的电源及控制信号；为了保证射频面的气密，通常采用玻璃绝缘子烧结的方式将供电及控制信号引入腔体正面的芯片处进行馈电。针对通道多、控制信号多的TR组件，采用该方式所需要的绝缘子数量多、导致TR组件体积大、成本高。

技术实现思路

[0005]本技术的目的在于，提供一种砖式小型化TR组件的夹层馈电结构，解决传统砖式TR组件的体积问题和瓦片式TR组件的成本高、工艺难度大的问题，实现TR组件的小型化，同时保证指标。
[0006]本技术的专利技术目的通过以下技术方案来实现：
[0007]一种砖式小型化TR组件的夹层馈电结构，该结构包括正面腔体和背面腔体，所述正面腔体底部设置射频微带板和芯片，正面腔体内设置具有一定高度的夹层台阶，该夹层台阶上安装有多层分线印制板，该多层分线印制板在芯片对应位置处开窗，所述背面腔体内安装有电源及控制印制板，电源及控制印制板通过玻璃绝缘子将芯片所需要的电源和控制信号引入正面腔体内的多层分线印制板，多层分线印制板位于开窗位置的焊盘与芯片进行键合，进而对芯片进行馈电。
[0008]作为进一步的技术方案，所述玻璃绝缘子通过焊锡烧结在馈电结构内，电源及控制印制板的焊盘输出点与玻璃绝缘子进行焊接，多层分线印制板上的输入焊盘与玻璃绝缘子进行键合。
[0009]作为进一步的技术方案，所述多层分线印制板上的输入焊盘位于多层分线印制板的中间层，输入焊盘裸露在外并距离多层分线印制板的底层0.1mm～1mm。
[0010]作为进一步的技术方案，输入焊盘距离多层分线印制板的底层0.1mm～0.5mm。
[0011]作为进一步的技术方案，夹层台阶的高度为0.7mm～2mm。
[0012]作为进一步的技术方案，夹层台阶的高度为0.7mm。
[0013]作为进一步的技术方案，开窗尺寸比芯片边缘大0.6mm～2mm。
[0014]作为进一步的技术方案，开窗尺寸比芯片边缘大0.7mm。
[0015]作为进一步的技术方案，多层分线印制板位于开窗位置的焊盘与芯片通过金丝进行键合，多层分线印制板上的输入焊盘与玻璃绝缘子通过金丝进行键合。
[0016]与现有技术相比，本技术在射频面增加夹层，采用印制板馈电的方式，其能够解决采用多层LTCC基板进行馈电和射频传输而带来的成本高昂的问题，又能解决传统玻璃绝缘子馈电带来的体积大的问题，不仅既能减少绝缘子数量，又能将电源及控制信号引至芯片处，实现了产品的小型化、降低了成本。
附图说明
[0017]图1为本技术的正面视图；
[0018]图2为本技术的背面视图；
[0019]图3为本技术的剖面视图；
[0020]图4为图3中A处的局部放大图；
[0021]图5为夹层台阶高度为0.7mm时微带线插损仿真结果图；
[0022]图6为夹层台阶高度为0.7mm时微带线驻波仿真结果图。
具体实施方式
[0023]下面结合附图和具体实施例对本技术进行详细说明。
[0024]实施例
[0025]如图1至图4所示，本实施例提供一种砖式小型化TR组件的夹层馈电结构，该结构分为正面和背面两层，为了方便叙述，将正面称为正面腔体7，背面称为背面为背面腔体8。整个夹层馈电结构包括多层分线印制板1、射频微带板2、电源及控制印制板3、玻璃绝缘子4、芯片5以及金丝6。正面腔体7底部设置射频微带板2和芯片5，正面腔体7内设置具有一定高度的夹层台阶9，该夹层台阶9上安装有多层分线印制板1，多层分线印制板1在芯片5对应位置处开窗。背面腔体8内安装有电源及控制印制板3，电源及控制印制板3通过玻璃绝缘子4将芯片5所需要的电源和控制信号引入正面腔体7内的多层分线印制板1，多层分线印制板1位于开窗位置的焊盘与芯片5进行键合，进而实现对芯片5的供电和控制。多层分线印制板1可用多层微带板或混压板替代。
[0026]正面腔体7内的射频微带板2通过导电胶粘结在正面腔体7底部。多层分线印制板1通过导电胶粘结在正面腔体7内的夹层台阶9上，夹层台阶9的高度可根据工作频率、腔体尺寸在0.7mm～2mm之间进行调整，本实施例中夹层台阶9的高度为0.7mm
[0027]玻璃绝缘子4通过焊锡烧结在馈电结构内，电源及控制印制板3的焊盘输出点与玻璃绝缘子4进行焊接，通过玻璃绝缘子4与电源及控制印制板3的对应焊盘进行焊接将电源和控制信号引至正面腔体1，其中电源及控制印制板3位于腔体背面。多层分线印制板1上的输入焊盘与玻璃绝缘子4进行键合。
[0028]多层分线印制板上1的输入焊盘位于多层分线印制板的中间层，输入焊盘裸露在外。根据工作频率、腔体尺寸，输入焊盘与多层分线印制板的底层(bottom layer)之间的距离在0.1mm～1mm之间进行调整。本实施例中，输入焊盘距离多层分线印制板的底层优选0.1mm～0.5mm。该方式就需要多层分线印制板在加工时，在输入焊盘处进行开槽，用过印制板开槽工艺使其裸露在外，并进行沉金处理(可用镀金工艺替代)；其中多层分线印制板1上的输入焊盘与玻璃绝缘子通过金丝6进行键合，将TR组件背面的电源和控制信号集中引入多层分线印制板。
[0029]多层分线印制板1位于腔体正面高度为0.7mm的夹层台阶上，多层分线印制板1在芯片5及射频微带板2的微带线输入输出口的正上方进行开窗，开窗尺寸可根据工作频率、腔体尺寸在0.6mm～2mm之间进行调整。本实施例中，开窗尺寸比芯片边缘大0.7mm，通过这些开窗位置，将多层分线印制板1上的输出焊盘与对应的芯片焊盘通过金丝6进行金丝键合，完成将电源和控制信号引入对应芯片5的过程。实施例通过此方式完成了多通道TR组件的馈电。
[0030]实施例通过对该夹层台阶高度进行建模仿真，仿真结果如图5和图6所示，当高度为0.7mm时，可覆盖1GHz～26GHz频率范围本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种砖式小型化TR组件的夹层馈电结构，其特征在于，该结构包括正面腔体和背面腔体，所述正面腔体底部设置射频微带板和芯片，正面腔体内设置具有一定高度的夹层台阶，该夹层台阶上安装有多层分线印制板，该多层分线印制板在芯片对应位置处开窗，所述背面腔体内安装有电源及控制印制板，电源及控制印制板通过玻璃绝缘子将芯片所需要的电源和控制信号引入正面腔体内的多层分线印制板，多层分线印制板位于开窗位置的焊盘与芯片进行键合，进而对芯片进行馈电。2.根据权利要求1所述的一种砖式小型化TR组件的夹层馈电结构，其特征在于，所述玻璃绝缘子通过焊锡烧结在馈电结构内，电源及控制印制板的焊盘输出点与玻璃绝缘子进行焊接，多层分线印制板上的输入焊盘与玻璃绝缘子进行键合。3.根据权利要求2所述的一种砖式小型化TR组件的夹层馈电结构，其特征在于，所述多层分线印制板上的输入焊盘位于多层分线印制板的中间层，输入焊盘裸露在外并距离多层...

【专利技术属性】
技术研发人员：马莞迪，
申请(专利权)人：成都辰天信息科技有限公司，
类型：新型
国别省市：