包含LDMOS晶体管的半导体器件制造技术

本发明专利技术涉及一种包含LDMOS晶体管的半导体器件。所述半导体器件中，所述LDMOS晶体管包括由构成多晶硅栅极的多晶硅条沿宽度方向扩展至漂移区场氧化层表面形成的场极板，并且，第一栅极金属接触对应于所述场极板形成于所述多晶硅条顶表面，栅电压通过所述第一栅极金属接触施加在所述场极板和所述多晶硅栅极上，对于多晶硅栅极和场极板的控制能力较强，可以有效控制场极板下方的漂移区表面电场，使漂移区的表面电场得到有效弱化，能够优化表面电场分布，有利于提高LDMOS晶体管的击穿电压以及降低导通电阻，有助于提高LDMOS晶体管的综合性能。能。能。

【技术实现步骤摘要】
包含LDMOS晶体管的半导体器件


[0001]本专利技术涉及集成电路制造领域，尤其涉及一种包含LDMOS晶体管的半导体器件。

技术介绍

[0002]LDMOS(Laterally Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体)晶体管是一种双扩散结构的功率器件，相较于普通的MOS晶体管，LDMOS晶体管增加了低掺杂的漂移区，漂移区在沟道和漏区之间起缓冲作用，削弱了短沟道效应，漏源电压(V
DS
)的大部分会降落在漂移区上，在沟道夹断后，基本上没有沟道的长度调制效应，并且当漏源电压进一步增大时，输出电阻不会降低，沟道区不易穿通，从而LDMOS晶体管的击穿电压(BV)基本不受沟道长度和掺杂水平限制，可以进行独立设计。LDMOS晶体管在工艺上容易实现0.4μm～2μm的沟道长度，故跨导gm、漏极电流(I
D
)、最高工作频率和速度都较普通的MOS晶体管有较大幅度的提高。LDMOS晶体管在中高压以及高压领域应用广泛。
[0003]对于LDMOS晶体管而言，增加漂移区的长度可以提高击穿电压，但会增加芯片面积和导通电阻(R
dson
)，需进行适合的结构设计，以获得较大的击穿电压和较小的导通电阻。目前，对于包含LDMOS晶体管的半导体器件，在提高LDMOS晶体管的击穿电压和降低导通电阻方面，仍需改进。

技术实现思路

[0004]为了提高LDMOS晶体管的击穿电压和降低导通电阻，本专利技术提供一种包含LDMOS晶体管的半导体器件。
[0005]本专利技术提供的包含LDMOS晶体管的半导体器件包括具有第一导电类型的半导体衬底以及基于所述半导体衬底形成的LDMOS晶体管，所述LDMOS晶体管包括：
[0006]形成于所述半导体衬底内且具有第二导电类型的漂移区、源区以及漏区；
[0007]形成于所述半导体衬底上的多晶硅栅极，所述多晶硅栅极从所述源区横跨至所述漂移区；
[0008]漂移区场氧化层，形成于所述漂移区的表面且邻接所述漏区；
[0009]场极板，由构成所述多晶硅栅极的多晶硅条沿宽度方向扩展至所述漂移区场氧化层表面形成；以及
[0010]第一栅极金属接触，对应于所述场极板形成于所述多晶硅条顶表面。
[0011]可选地，所述半导体器件包括多个所述LDMOS晶体管，至少两个所述LDMOS晶体管的多晶硅栅极共用所述多晶硅条，至少两个所述LDMOS晶体管的源区和漏区分别位于所述多晶硅条的两侧。
[0012]可选地，所述LDMOS晶体管还包括源区金属接触和漏区金属接触，所述源区金属接触和所述漏区金属接触分别形成于所述源区顶表面和所述漏区顶表面。
[0013]可选的，所述多晶硅条顶表面对应于所述场极板的区域分散形成有多个所述第一栅极金属接触。
[0014]可选地，所述多晶硅条顶表面形成的所述第一栅极金属接触的横截面面积大于所述源区金属接触和/或所述漏区金属接触的横截面面积。
[0015]可选地，所述多晶硅条顶表面形成的所述第一栅极金属接触的数量大于或等于位于所述多晶硅条侧面的所述源区金属接触或所述漏区金属接触的数量。
[0016]可选地，所述半导体器件包括至少一对镜像设置的所述LDMOS晶体管，每对镜像设置的所述LDMOS晶体管共用所述源区。
[0017]可选地，所述LDMOS晶体管还包括第二栅极金属接触，所述第二栅极金属接触形成于所述多晶硅条的长度方向上的端部。
[0018]可选地，所述半导体器件还包括形成于所述场极板顶表面的金属硅化物层以及层间介质层，所述层间介质层覆盖所述半导体衬底以及各所述LDMOS晶体管，所述第一栅极金属接触填充于贯穿所述层间介质层的通孔中，所述通孔暴露出所述金属硅化物层。
[0019]可选地，所述半导体器件为BCD器件，所述BCD器件包括基于所述半导体衬底形成的所述LDMOS晶体管、双极晶体管以及CMOS晶体管。
[0020]本专利技术提供的包含LDMOS晶体管的半导体器件中，所述LDMOS晶体管具有由构成多晶硅栅极的多晶硅条沿宽度方向扩展至漂移区场氧化层表面形成的场极板，并且，第一栅极金属接触对应于所述场极板形成于所述多晶硅条顶表面，栅电压通过所述第一栅极金属接触施加在所述场极板和所述多晶硅栅极上，对于多晶硅栅极和场极板的控制能力较强，可以有效控制场极板下方的漂移区表面电场，使漂移区的表面电场得到有效弱化，能够优化表面电场分布，有利于提高LDMOS晶体管的击穿电压以及降低导通电阻，有助于提高LDMOS晶体管的综合性能。
附图说明
[0021]图1是一种包含LDMOS晶体管的半导体器件的接触层版图示意图。
[0022]图2是图1所示的半导体器件的剖面示意图。
[0023]图3是本专利技术一实施例的包含LDMOS晶体管的半导体器件的剖面示意图。
[0024]图4是本专利技术一实施例的包含LDMOS晶体管的半导体器件的接触层版图示意图。
[0025]附图标记说明：
[0026]100
‑
半导体衬底；101
‑
漂移区；102
‑
体区；103
‑
漂移区场氧化层。
具体实施方式
[0027]以下结合附图和具体实施例对本专利技术的包含LDMOS晶体管的半导体器件作进一步详细说明。根据下面的说明，本专利技术的优点和特征将更清楚。应当理解，说明书的附图均采用了非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。需要说明的是，本文所呈现的方法中各步骤的顺序并非必须是执行这些步骤的唯一顺序，一些所述的步骤可被省略和/或一些本文未描述的其它步骤可被添加到该方法。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的结构被倒置或者以其它不同方式定位(如旋转)，示例性术语“在
……
上”也可以包括“在
……
下”和其它方位关系。
[0028]图1和图2分别示意的是一种包含LDMOS晶体管的半导体器件的接触层版图和剖面
结构。参照图1和图2，一半导体器件包括半导体衬底100以及基于所述半导体衬底100形成的多个LDMOS晶体管。多个LDMOS晶体管排成一列并共用一多晶硅条以形成多晶硅栅极(如多晶硅栅极G1或多晶硅栅极G2)，其中各个LDMOS晶体管的源区S和漏区(例如漏区D1或漏区D2)分别位于相应的多晶硅条的两侧。所述多晶硅栅极连接栅极金属接触C
G
，源区S连接源区金属接触C
S
，漏区D1连接漏区金属接触C
D1
，漏区D2连接漏区金属接触C
D2
。
[0029]以位于图2中右侧的LDMOS晶体管为例，每个LDMOS晶体管还可包括形成于半导体衬底100内的漂移区101和体区102、形成于所述漂移区101表面且邻本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种包含LDMOS晶体管的半导体器件，其特征在于，所述半导体器件包括具有第一导电类型的半导体衬底以及基于所述半导体衬底形成的LDMOS晶体管，所述LDMOS晶体管包括：形成于所述半导体衬底内且具有第二导电类型的漂移区、源区以及漏区；形成于所述半导体衬底上的多晶硅栅极，所述多晶硅栅极从所述源区横跨至所述漂移区；漂移区场氧化层，形成于所述漂移区的表面且邻接所述漏区；场极板，由构成所述多晶硅栅极的多晶硅条沿宽度方向扩展至所述漂移区场氧化层表面形成；以及第一栅极金属接触，对应于所述场极板形成于所述多晶硅条顶表面。2.如权利要求1所述的半导体器件，其特征在于，所述半导体器件包括多个所述LDMOS晶体管，至少两个所述LDMOS晶体管的多晶硅栅极共用所述多晶硅条，至少两个所述LDMOS晶体管的源区和漏区分别位于所述多晶硅条的两侧。3.如权利要求2所述的半导体器件，其特征在于，所述LDMOS晶体管还包括：源区金属接触和漏区金属接触，分别形成于所述源区顶表面和所述漏区顶表面。4.如权利要求3所述的半导体器件，其特征在于，所述多晶硅条顶表面对应于所述场极板的区域分散形成有多个所述第一栅极金属接触。5.如权利要求4所述的半...

【专利技术属性】
技术研发人员：肖莉红，司伟，
申请(专利权)人：荣芯半导体淮安有限公司，
类型：发明
国别省市：