【技术实现步骤摘要】
本专利技术涉及半导体器件制造，特别涉及一种外延晶圆及其制造方法、半导体器件的制造方法。
技术介绍
1、目前，在各种半导体器件的制造场景中，经常会采用外延生长工艺，在衬底晶圆上生长出与衬底晶圆的晶向相同、电阻率和结构都不同的外延层，从而制造出外延晶圆，相比衬底晶圆，外延晶圆表面缺陷少，且其外延层厚度与电阻率等均可控，能够满足器件设计的灵活性和性能。
2、然而，目前的外延晶圆的制造技术，快速热退火等高温制程容易造成外延晶圆上出现滑移位错(slip dislocation or slip line faults)缺陷，显微镜下清晰可见，滑移位错缺陷往往呈线状缺陷（又称为滑移线缺陷），其由晶圆的晶边向晶圆的中心延展，且晶圆中已经产生滑移位错缺陷的部分与未产生滑移位错缺陷部分中间有明显的分界线。且随着高温制程的进行，该滑移位错缺陷进一步恶化（例如进一步向晶圆的中心延展）。该滑移位错缺陷会引起以下问题：
3、（1）会劣化晶圆的物理性能，尤其是力学性能和光学性能，具有极大的不良影响；
4、（2）影响后续光刻制程的对准(alignment)及套刻(overlay)精度；
5、（3）该滑移位错缺陷会造成沿晶界的泄漏路径，这会导致在晶圆上形成的半导体器件具有显著的漏电流，进而造成该半导体器件的性能下降；
6、（4）该滑移位错缺陷会创建增强扩散的路径、使光刻偏离配准、将杂质吸到不需要的位置以及充当位错产生的位置来降低器件良率。
技术实现思路
1
2、为实现上述目的，本专利技术提供一种外延晶圆的制造方法，其包括以下步骤：
3、提供至少表面晶化的衬底晶圆，并限定出所述衬底晶圆的边缘区域；
4、使限定出的所述衬底晶圆的边缘区域表面非晶化；
5、在所述衬底晶圆上形成外延层，以形成外延晶圆，且所述外延晶圆的边缘区域中的所述外延层是非晶化的，其余区域的所述外延层是晶化的。
6、可选地，限定出所述衬底晶圆的边缘区域的步骤包括：在所述衬底晶圆上涂胶并烘烤，借助光罩或者采用晶圆边缘曝光方法对所述衬底晶圆边缘区域曝光。
7、可选地，所述衬底晶圆的边缘区域的宽度小于或等于5cm；和/或，所述衬底晶圆的边缘区域表面的非晶化厚度小于或等于10μm。
8、可选地，通过离子注入、离子热扩散、表面碳化、表面氧化和表面金属化中的一种或多种的组合，使所述衬底晶圆的边缘区域表面非晶化。
9、可选地，通过离子注入或离子热扩散，向所述衬底晶圆的边缘区域的表层中掺入包括n型杂质离子和p型杂质离子中的至少一种杂质离子，使所述衬底晶圆的边缘区域表面非晶化。
10、可选地，所述n型杂质离子包括砷、锑、磷中的至少一种；和/或，所述p型杂质离子包括硼、铟、镓中的至少一种；和/或，所述金属化离子包括铝、钨、铜、锰、铬、中的至少一种。
11、可选地，所述杂质离子的掺杂浓度为1e12atoms/cm2~1e15atoms/cm2。
12、可选地，所述杂质离子的注入能量为1mev~10mev。
13、可选地，所述的外延晶圆的制造方法，在限定出所述衬底晶圆的边缘区域之前，还包括：
14、在所述衬底晶圆上覆盖掩膜层；
15、刻蚀所述掩膜层和部分厚度的所述衬底晶圆，以在所述衬底晶圆中形成具有凹槽的零层光学对准结构；
16、去除所述掩膜层；
17、其中，在所述衬底晶圆上形成外延层时，所述外延层还随形覆盖所述凹槽以随形形成新的零层光学对准结构。
18、基于同一专利技术构思，本专利技术还提供一种外延晶圆，其包括衬底晶圆以及形成在所述衬底晶圆上的外延层，所述外延晶圆的边缘区域中的所述衬底晶圆的表面以及所述外延层均是非晶化的，其余区域中的所述衬底晶圆的表面和所述外延层均是晶化的。
19、可选地，所述衬底晶圆的边缘区域的宽度小于或等于5cm。
20、可选地，所述衬底晶圆的边缘区域的非晶化表面含有n型杂质离子、p型杂质离子、氧元素、碳元素、氮元素、金属元素中的一种或多种的组合。
21、可选地，所述衬底晶圆的边缘区域表面的非晶化厚度小于或等于10μm。
22、基于同一专利技术构思，本专利技术还提供一种半导体器件的制造方法，其包括：
23、采用如本专利技术所述的外延晶圆的制造方法，提供外延晶圆；
24、在所述外延晶圆的晶化的外延层上形成所需的器件结构。
25、基于同一专利技术构思，本专利技术还提供一种半导体器件的制造方法，其包括：
26、采用如本专利技术所述的外延晶圆的制造方法，提供外延晶圆；
27、在所述外延晶圆的晶化的外延层上形成所需的器件结构。
28、与现有技术相比，本专利技术的技术方案，先使衬底晶圆的边缘区域表面非晶化，然后在所述衬底晶圆上外延生长外延层，以形成外延晶圆。其中，在外延生长过程中，非晶化的衬底晶圆的边缘区域上会形成非晶化的外延层，晶化的衬底晶圆的区域（除边缘区域以外的中央区域）上会形成晶化的外延层，而且，由于晶圆边缘区域上的外延生长速率相较晶圆中央区域上的外延生长速率慢，且晶圆边缘区域上的外延生长过程中产生的应力相对较小，因此可以降低外延晶圆上滑移位错缺陷的发生概率，从而可以提高外延晶圆的物理性能，还能进一步减少因滑移位错缺陷而产生的漏电路径，从而提高了基于该外延晶圆制造的器件的性能和良率。
29、此外，在形成外延层之前，先在衬底晶圆中形成零层光学对准结构，并在形成外延层之后，基于该零层光学对准结构形成新的零层光学对准结构，能改善后续基于该外延晶圆制造器件时的光刻制程的对准及套刻精度。
本文档来自技高网...【技术保护点】
1.一种外延晶圆的制造方法，其特征在于，包括以下步骤：
2.如权利要求1所述的外延晶圆的制造方法，其特征在于，限定出所述衬底晶圆的边缘区域的步骤包括：在所述衬底晶圆上涂胶并烘烤，进一步借助光罩或者采用晶圆边缘曝光方法对所述衬底晶圆边缘区域曝光。
3.如权利要求1所述的外延晶圆的制造方法，其特征在于，所述衬底晶圆的边缘区域的宽度小于或等于5cm；和/或，所述衬底晶圆的边缘区域表面的的非晶化厚度小于或等于10μm。
4.如权利要求1所述的外延晶圆的制造方法，其特征在于，通过离子注入、离子热扩散、表面碳化、表面氧化和表面金属化中的一种或多种的组合，使所述衬底晶圆的边缘区域表面非晶化。
5.如权利要求4所述的外延晶圆的制造方法，其特征在于，通过离子注入或离子热扩散，向所述衬底晶圆的边缘区域的表层中掺入包括N型杂质离子和P型杂质离子中的至少一种杂质离子，使所述衬底晶圆的边缘区域表面非晶化。
6.如权利要求5所述的外延晶圆的制造方法，其特征在于，所述N型杂质离子包括砷、锑、磷中的至少一种；和/或，所述P型杂质离子包括硼、铟、镓中的至
7.如权利要求5所述的外延晶圆的制造方法，其特征在于，所述杂质离子的掺杂浓度为1E12atoms/cm2~1E15atoms/cm2。
8.如权利要求5所述的外延晶圆的制造方法，其特征在于，所述杂质离子的注入能量为1MeV~10MeV。
9.如权利要求1-8中任一项所述的外延晶圆的制造方法，其特征在于，在限定出所述衬底晶圆的边缘区域之前，还包括：
10.一种外延晶圆，其特征在于，包括衬底晶圆以及形成在所述衬底晶圆上的外延层，所述外延晶圆的边缘区域中的所述衬底晶圆的表面以及所述外延层均是非晶化的，其余区域中的所述衬底晶圆的表面和所述外延层均是晶化的。
11.如权利要求10所述的外延晶圆，其特征在于，所述衬底晶圆的边缘区域的宽度小于或等于5cm。
12.如权利要求10所述的外延晶圆，其特征在于，所述衬底晶圆的边缘区域的非晶化表面含有N型杂质离子、P型杂质离子、氧元素、碳元素、氮元素、金属元素中的一种或多种的组合。
13.如权利要求12所述的外延晶圆，其特征在于，所述衬底晶圆的边缘区域表面的非晶化厚度小于或等于10μm。
14.一种半导体器件的制造方法，其特征在于，包括：
...【技术特征摘要】
1.一种外延晶圆的制造方法，其特征在于，包括以下步骤：
2.如权利要求1所述的外延晶圆的制造方法，其特征在于，限定出所述衬底晶圆的边缘区域的步骤包括：在所述衬底晶圆上涂胶并烘烤，进一步借助光罩或者采用晶圆边缘曝光方法对所述衬底晶圆边缘区域曝光。
3.如权利要求1所述的外延晶圆的制造方法，其特征在于，所述衬底晶圆的边缘区域的宽度小于或等于5cm；和/或，所述衬底晶圆的边缘区域表面的的非晶化厚度小于或等于10μm。
4.如权利要求1所述的外延晶圆的制造方法，其特征在于，通过离子注入、离子热扩散、表面碳化、表面氧化和表面金属化中的一种或多种的组合，使所述衬底晶圆的边缘区域表面非晶化。
5.如权利要求4所述的外延晶圆的制造方法，其特征在于，通过离子注入或离子热扩散，向所述衬底晶圆的边缘区域的表层中掺入包括n型杂质离子和p型杂质离子中的至少一种杂质离子，使所述衬底晶圆的边缘区域表面非晶化。
6.如权利要求5所述的外延晶圆的制造方法，其特征在于，所述n型杂质离子包括砷、锑、磷中的至少一种；和/或，所述p型杂质离子包括硼、铟、镓中的至少一种；和/或，所述金属化离子包括铝、钨、铜、锰、铬、中的至少一种。
...【专利技术属性】
技术研发人员：肖莉红，
申请(专利权)人：荣芯半导体淮安有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。