半导体结构及其形成方法技术

本发明专利技术涉及一种半导体结构及其形成方法。所述半导体结构中，半导体衬底内形成有零层对准凹槽，外延保护层覆盖于所述零层对准凹槽的内壁，所述零层对准凹槽内留有孔隙，外延层形成于所述半导体衬底的顶表面，所述孔隙或者对应于所述孔隙形成的外延层顶表面的高度差结构可作为零层对准标记，以便于后续工艺进行对准，所述孔隙与零层对准凹槽的位置对应，偏差小，可以减小零层对准标记的畸变，确保光刻对准精度以及套图精确度。准精度以及套图精确度。准精度以及套图精确度。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及集成电路制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在半导体器件的制作过程中，通常在衬底上进行多层具有区域选择性的工艺，如离子注入及膜层刻蚀等，各层工艺的图案需进行对准。在衬底上进行的第一层工艺通常为离子注入，由于难以利用离子注入形成对准标记，为了便于在后的层与在前的层对准，通常在进行第一层的离子注入之前，对衬底进行光刻(即零层光刻)并刻蚀衬底而形成作为零层对准标记的凹槽。由于凹槽的底部与衬底的顶表面具有一定的高度差结构，曝光设备在曝光时，凹槽和衬底顶表面产生的衍射光强度不同，曝光设备可通过判断衍射光的强度变化及衍射光强度变化的边界识别所述凹槽，因而所述凹槽可以作为零层对准标记(zero mark)用于光刻对准。
[0003]目前，在半导体衬底如硅晶圆表面利用外延工艺堆叠外延层，所得到的外延基片被广泛地应用于半导体器件(如MOS器件)的制作过程中。一些现有工艺中，在进行外延工艺之前，需制作用作零层对准标记的凹槽并对半导体衬底进行离子注入。在进行外延工艺时，外延层会填充所述凹槽，外延层顶表面对应于所述凹槽的区域具有高度差结构，形成与所述凹槽形状相近的对准标记，该对准标记被用于外延层形成之后的层与外延层形成之前的层对准(即与零层对准标记对准)。
[0004]研究发现，利用上述现有工艺，在形成外延层之后，对应于作为零层对准标记的凹槽在外延层顶表面形成的对准标记的形状及尺寸与凹槽的形状及尺寸会产生较大的偏差，即外延层形成之后的层要对准的零层对准标记发生了畸变(distortion)，严重时会导致半导体衬底产生滑移线缺陷(Slip Line Faults)，此畸变会影响外延层形成之后的层与零层对准标记的对准精度以及套图(overlay)精确度。

技术实现思路

[0005]为了减小外延层形成之后的层要对准的零层对准标记的畸变，确保光刻对准精度以及套图精确度，本专利技术提供一种半导体结构，此外还提供一种半导体结构的形成方法。
[0006]一方面，本专利技术提供一种半导体结构，所述半导体结构包括：
[0007]半导体衬底，所述半导体衬底内形成有零层对准凹槽；
[0008]外延保护层，覆盖于所述零层对准凹槽的内壁，所述零层对准凹槽内留有孔隙；以及
[0009]外延层，形成于所述半导体衬底的顶表面。
[0010]可选地，所述外延层悬空覆盖所述孔隙；或者，所述外延层中的开口暴露出所述孔隙。
[0011]可选地，所述外延保护层保形地覆盖所述零层对准凹槽的侧壁和底壁。
[0012]可选地，所述外延保护层采用氧化硅。
[0013]可选地，所述零层对准凹槽的内壁形成有离子注入层。
[0014]一方面，本专利技术提供一种半导体结构的形成方法，所述形成方法包括：
[0015]提供半导体衬底；
[0016]在所述半导体衬底内形成零层对准凹槽；
[0017]形成覆盖于所述零层对准凹槽内壁的外延保护层，并暴露出所述半导体衬底的顶表面，所述零层对准凹槽内留有孔隙；以及
[0018]进行外延工艺，在所述半导体衬底的顶表面形成外延层。
[0019]可选地，在所述半导体衬底表面形成零层对准凹槽包括：
[0020]在所述半导体衬底表面形成垫氧化层以及位于所述垫氧化层上的光刻胶层；
[0021]进行光刻，在所述光刻胶层中形成开口，所述光刻胶层中的开口暴露出要形成所述零层对准凹槽的区域；以及
[0022]利用所述光刻胶层作为掩模，刻蚀所述垫氧化层和所述半导体衬底，在半导体衬底中形成所述零层对准凹槽。
[0023]可选地，形成覆盖于所述零层对准凹槽内壁的外延保护层，并暴露出所述半导体衬底的顶表面包括：
[0024]进行热退火，在所述零层对准凹槽的内壁形成一氧化硅层；
[0025]去除覆盖于所述半导体衬底顶部的所述垫氧化层，以暴露出所述半导体衬底的顶表面，其中，位于所述零层对准凹槽内的所述氧化硅层为所述外延保护层。
[0026]可选地，去除覆盖于所述半导体衬底顶部的所述垫氧化层采用干法蚀刻、湿法蚀刻以及化学机械研磨中的至少一种。
[0027]可选地，在进行所述热退火之前，所述形成方法还包括：进行离子注入，在所述零层对准凹槽的内壁形成离子注入层，其中，通过所述热退火，驱入并激活注入所述半导体衬底内的离子。
[0028]本专利技术提供的半导体结构中，半导体衬底内形成有零层对准凹槽，外延保护层覆盖于所述零层对准凹槽的内壁，所述零层对准凹槽内留有孔隙，外延层形成于所述半导体衬底的顶表面，所述孔隙或者对应于所述孔隙形成的外延层顶表面的高度差结构可作为零层对准标记，以便于后续工艺进行对准，所述孔隙与零层对准凹槽的位置对应，偏差小，可以减小零层对准标记的畸变，确保光刻对准精度以及套图精确度。
[0029]本专利技术提供的半导体结构的形成方法中，在半导体衬底内形成零层对准凹槽后，形成覆盖于所述零层对准凹槽内壁的外延保护层，暴露出所述半导体衬底的顶表面，所述零层对准凹槽内留有孔隙，并进行外延工艺，在所述半导体衬底的顶表面形成外延层，所述孔隙或者对应于所述孔隙形成的外延层顶表面的高度差结构可作为零层对准标记，以便于后续工艺进行对准，所述孔隙与零层对准凹槽的位置对应，偏差小，可以减小零层对准标记的畸变，确保光刻对准精度以及套图精确度。
附图说明
[0030]图1是本专利技术实施例的半导体结构的形成方法的流程示意图。
[0031]图2是采用本专利技术一实施例的半导体结构的形成方法在半导体衬底中形成零层对准凹槽后的剖面示意图。
[0032]图3是采用本专利技术一实施例的半导体结构的形成方法对零层对准凹槽进行离子注入后的剖面示意图。
[0033]图4是采用本专利技术一实施例的半导体结构的形成方法在所述零层对准凹槽的内壁形成氧化硅层后的剖面示意图。
[0034]图5是采用本专利技术一实施例的半导体结构的形成方法去除覆盖半导体衬底顶部的垫氧化层后的剖面示意图。
[0035]图6是采用本专利技术一实施例的半导体结构的形成方法在半导体衬底的顶表面形成外延层后的剖面示意图。
[0036]附图标记说明：
[0037]100
‑
半导体衬底；10
‑
零层对准凹槽；101
‑
垫氧化层；102
‑
离子注入层；103
‑
氧化硅层；11
‑
孔隙。
具体实施方式
[0038]以下结合附图和具体实施例对本专利技术的半导体结构及其形成方法作进一步详细说明。根据下面的说明，本专利技术的优点和特征将更清楚。应当理解，说明书的附图均采用了非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。需要说明的是，本文所呈现的方法中各步骤的顺序并非必须是执行这些步骤的唯一顺序，一些所述的步骤可被省略和/或一些本文未描述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：半导体衬底，所述半导体衬底内形成有零层对准凹槽；外延保护层，覆盖于所述零层对准凹槽的内壁，所述零层对准凹槽内留有孔隙；以及外延层，形成于所述半导体衬底的顶表面。2.如权利要求1所述的半导体结构，其特征在于，所述外延层悬空覆盖所述孔隙；或者，所述外延层中的开口暴露出所述孔隙。3.如权利要求1所述的半导体结构，其特征在于，所述外延保护层保形地覆盖所述零层对准凹槽的侧壁和底壁。4.如权利要求1所述的半导体结构，其特征在于，所述外延保护层采用氧化硅。5.如权利要求1至4任一项所述的半导体结构，其特征在于，所述零层对准凹槽的内壁形成有离子注入层。6.一种半导体结构的形成方法，其特征在于，所述形成方法包括：提供半导体衬底；在所述半导体衬底内形成零层对准凹槽；形成覆盖于所述零层对准凹槽内壁的外延保护层，并暴露出所述半导体衬底的顶表面，所述零层对准凹槽内留有孔隙；以及进行外延工艺，在所述半导体衬底的顶表面形成外延层。7.如权利要求6所述的形成方法，其特征在于，在所述半导体衬底表面形成零层对准凹槽...

【专利技术属性】
技术研发人员：沈露成，司伟，肖莉红，
申请(专利权)人：荣芯半导体淮安有限公司，
类型：发明
国别省市：