一种表面贴装电感器及其制造方法技术

本发明专利技术涉及一种电感器，具体是一种表面贴装电感器及其制造方法，所述的表面贴装电感器包括成型体及置于所述成型体内的线圈，所述线圈的始、末端漏出所述成型体，多条铜线沿纵向和/或横向重叠形成一体线，所述一体线绕设至少两层以形成线圈。在本发明专利技术的表面贴装电感器中，由多个铜线并联形成线圈，与现有的一根铜线形成的线圈相比，不仅直流电阻相等，而且能够降低交流电阻(高频电阻)，从而大幅度降低电感器整体的损耗。感器整体的损耗。感器整体的损耗。

【技术实现步骤摘要】
一种表面贴装电感器及其制造方法


[0001]本专利技术涉及一种电感器，具体是一种表面贴装电感器及其制造方法。

技术介绍

[0002]搭载在Smartphone、NotePC等要求小型化的电气信息设备上的DC
‑
DC converter中需要使用以金属磁性材料成型的电感器。
[0003]这些设备有节能的需求，所搭载的DC
‑
DC converter要求具备高效率，电感器要求具备低损耗的性能。
[0004]由于DC
‑
DC converter需要小型化，SW频率也需随之高频化，因此电感器也被要求需具备更低损耗的性能。
[0005]电感器的损耗大致分为铁损和铜损，为了使其低损耗化，需要分别降低这两种损耗。
[0006]关于铁损，有将磁粉材质制成非晶材料等低损耗材料或减小粒径等方案。
[0007]通常，为了降低铜损，请参阅图8，使用厚而粗的铜线201a绕成线圈2a，来降低直流电阻。但是，在高频下工作时，由于铜线的趋肤效应，电流只在铜线的表面流动，在高频下损耗增加(越是高频，电流仅流过铜线的表面)。厚而粗的铜线在直流下可以降低铜损，但在高频区域没有效果。

技术实现思路

[0008]本专利技术的目的在于提供一种表面贴装电感器及其制造方法，以解决上述
技术介绍
中提出的问题。
[0009]为实现上述目的，本专利技术提供如下技术方案：
[0010]一种表面贴装电感器，包括成型体及置于所述成型体内的线圈，所述线圈的始、末端漏出所述成型体，多条铜线沿纵向和/或横向重叠形成一体线，所述一体线绕设至少两层以形成线圈。
[0011]如上所述的主题：所述铜线的端面形状为扁平状、圆形状及方形状中的一种。
[0012]如上所述的主题：所述成型体由第一板件及第二板件叠放于成型模具中加热形成，所述第一板件上形成有用于线圈套装的凸起部。
[0013]一种表面贴装电感器的制造方法，包括以下步骤：
[0014]S1、使用多条铜线一体化后进行绕线，形成空芯的线圈，线圈的始、末端分别从线圈的外周引出；
[0015]S2、将线圈套状于第一板件的凸起部上，然后盖上第二板件，并整体置于成型模具中，加热成型模具后，从上方加压角状的PIN进行成型，此时第一板件、第二板件及线圈一体化，线圈的始、末端漏出成型体，若未漏出，则打磨成型体；
[0016]S3、在线圈的始、末端未漏出部分有绝缘皮膜的残缺情况下，除去绝缘皮膜，与外部电极连接，以形成表面贴装电感器。
[0017]如上所述的主题：多条铜线一体化的方法为：将多条自粘层涂装后的铜线重叠，然后利用热风或溶剂使自粘层熔融而形成一体线。
[0018]如上所述的主题：所述自粘层的材料为热塑性树脂。
[0019]如上所述的主题：所述第一板件及第二板件采用磁性粉末和树脂构成的封装材料预成形。
[0020]与现有技术相比，本专利技术的有益效果是：在本专利技术的表面贴装电感器中，由多个铜线并联形成线圈，与现有的一根铜线形成的线圈相比，不仅直流电阻相等，而且能够降低交流电阻(高频电阻)，从而大幅度降低电感器整体的损耗。
附图说明
[0021]图1为表面贴装电感器实施例1中线圈的结构示意图。
[0022]图2为表面贴装电感器中成型体的结构示意图。
[0023]图3为表面贴装电感器实施例2中线圈的结构示意图。
[0024]图4为表面贴装电感器实施例3中线圈的结构示意图。
[0025]图5为表面贴装电感器中第一板件的结构示意图。
[0026]图6为表面贴装电感器中第二板件的结构示意图。
[0027]图7为表面贴装电感器中一体线的构成变化图。
[0028]图8为现有的表面贴装电感器中线圈的结构示意图。
[0029]图中：
[0030]1‑
成型体；101
‑
第一板件；1011
‑
凸起部；102
‑
第二板件；
[0031]2、2a
‑
线圈；201、201a
‑
铜线；
[0032]3‑
自粘层。
具体实施方式
[0033]以下将参考附图详细说明本申请的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
[0034]在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
[0035]另外，为了更好的说明本申请，在下文的具体实施例中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本申请同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件未作详细描述，以便于凸显本申请的主旨。
[0036]本专利技术的目的在于提供一种能够使内置线圈大型化，改善Isat和Rdc，线圈的端末容易露出且容易与外部电极连接的表面贴装电感器及其制造方法。
[0037]铜线趋肤效应：
[0038]以铜线φ为1.0mm为例，铜的趋肤效应为以下的公式：
[0039][0040]在频率f＝3MHz时，δ＝0.038mm，电流仅流过φ1.0mm表面的0.038mm，
[0041]在更高的频率下，例如f＝10MHz，δ＝0.021mm，变得更薄。
[0042]φ1.0mm铜线的直流电阻为0.785mm2的截面积，f＝3MHz时为0.115mm2的截面积，电阻(损耗)约增大6.8倍。
[0043]实施例1
[0044]请参阅图1和图2，本实施例提出了一种表面贴装电感器，包括成型体1及置于所述成型体1内的线圈2，所述线圈2的始、末端漏出所述成型体1，多条呈扁平状的铜线201沿横向重叠形成一体线，所述一体线绕设至少两层以形成线圈2。
[0045]其中，请参阅图5和图6，所述成型体1由第一板件101及第二板件102叠放于成型模具中加热形成，所述第一板件101上形成有用于线圈2套装的凸起部1011。
[0046]在本实施例中，将多条铜线201并联，可实现多条铜线201的截面积达到与现有的一条铜线的截面积相等，使得直流电阻也相等，同时通过将多条铜线201横向重叠，增加了铜线201的表面积，大幅度降低高频电阻(交流电阻)。
[0047]实施例2
[0048]请参阅图2和图3，本实施例提出了一种表面贴装电感器，包括成型体1及置于所述成型体1内的线圈2，所述线圈2的始、末端漏出所述成型体1，多条呈扁平状的铜线201沿纵向重叠形成一体线，所述一体线绕设至少两层以形成线圈2。
[0049]其中，请参阅图5和图6，所述成型体1由第一板件101及第二板件102叠放于成型模具中加热形成，所述第一板件101上形成有用于线圈2套装的凸起部1011。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种表面贴装电感器，包括成型体(1)及置于所述成型体(1)内的线圈(2)，所述线圈(2)的始、末端漏出所述成型体(1)，其特征在于，多条铜线(201)沿纵向和/或横向重叠形成一体线，所述一体线绕设至少两层以形成线圈(2)。2.根据权利要求1所述的一种表面贴装电感器，其特征在于，所述铜线(201)的端面形状为扁平状、圆形状及方形状中的一种。3.根据权利要求1所述的一种表面贴装电感器，其特征在于，所述成型体(1)由第一板件(101)及第二板件(102)叠放于成型模具中加热形成，所述第一板件(101)上形成有用于线圈(2)套装的凸起部(1011)。4.一种如权利要求1
‑
3任意一项所述的表面贴装电感器的制造方法，其特征在于，包括以下步骤：S1、使用多条铜线(201)一体化后进行绕线，形成空芯的线圈(2)，线圈(2)的始、末端分别从线圈(2)的外周引出；S2、将线圈(2)套状于第一板件(101...

【专利技术属性】
技术研发人员：陈洁新，林友祥，谢奕君，
申请(专利权)人：汕头市信技电子科技有限公司，
类型：发明
国别省市：