半导体器件的制造方法技术

本申请实施例涉及半导体技术领域，并提供一种半导体器件的制造方法。所述半导体器件的制造方法包括提供包括半导体衬底、栅极结构和刻蚀停止层的叠层；于所述刻蚀停止层的远离所述半导体衬底的一侧形成多个介电层，于所述多个介电层的远离所述半导体衬底的一侧形成图案化的光刻胶层；以所述图案化的光刻胶层为掩膜，多次干法刻蚀所述多个介电层，以形成暴露所述刻蚀停止层的开孔；利用氧气处理所述开孔的内壁，以去除形成所述开孔的过程中形成在所述开孔内的反应产物；以及干法刻蚀所述开孔内的所述刻蚀停止层，形成所述刻蚀停止层的损失，进而得到接触孔。进而得到接触孔。进而得到接触孔。

【技术实现步骤摘要】
半导体器件的制造方法


[0001]本申请涉及半导体
，具体而言，涉及一种半导体器件的制造方法。

技术介绍

[0002]随着半导体技术的飞速发展，集成电路的集成度越来越高，半导体器件的性能和精度需求也在日益增加，刻蚀技术已经成为集成电路制造中至关重要的技术。干法刻蚀技术作为一种拥有众多优点的刻蚀技术，已被广泛应用于高精度半导体器件制造领域。
[0003]然而，在集成度高的半导体器件中，前段元器件与后段金属连接的膜层结构复杂而接触孔要求的尺寸小且深度高，干法刻蚀接触孔过程中常常存在问题：刻蚀过程产生的反应产物（如聚合物微粒）会附着在接触孔的内部侧面，这些附着的聚合物微粒如果不能及时移除，会影响接触孔的刻蚀形貌与器件可靠性。因此，必须采取更加精细、更加科学的制造工艺得到形貌更佳前后段接触孔以及性能更好的半导体器件。

技术实现思路

[0004]本申请实施例提供一种半导体器件的制造方法。所述半导体器件的制造方法包括：提供半导体衬底、栅极结构和刻蚀停止层的叠层，其中所述栅极结构位于所述半导体衬底的表面上，所述半导体衬底包括阱区以及均位于所述阱区内并分别位于所述栅极结构的相对两侧的源极区和漏极区，所述刻蚀停止层形成于所述栅极结构、所述源极区及所述漏极区上；于所述刻蚀停止层的远离所述半导体衬底的一侧形成多个介电层，于所述多个介电层的远离所述半导体衬底的一侧形成图案化的光刻胶层；以所述图案化的光刻胶层为掩膜，多次干法刻蚀所述多个介电层，以形成暴露所述刻蚀停止层的开孔；利用氧气处理所述开孔的内壁，以去除形成所述开孔的过程中形成在所述开孔内的反应产物；以及干法刻蚀所述开孔内的所述刻蚀停止层，形成所述刻蚀停止层的损失，进而得到接触孔。
[0005]上述半导体器件的制造方法中，氧气处理开孔的内壁以去除开孔内的反应产物后，再干法刻蚀形成刻蚀停止层的损失，进而得到接触孔。如此，利于避免反应产物沉积在接触孔的内壁，利于得到刻蚀形貌佳的接触孔，进而利于提升半导体器件的可靠性。
附图说明
[0006]图1为本申请一实施例的半导体器件的制造方法的流程图。
[0007]图2为图1中步骤S1的剖面示意图。
[0008]图3为图1中步骤S2的剖面示意图。
[0009]图4为图1中步骤S3中第一次干法刻蚀的剖面示意图。
[0010]图5为图1中步骤S3中第二次干法刻蚀的剖面示意图。
[0011]图6为图1中步骤S3中第三次干法刻蚀的剖面示意图。
[0012]图7为图1中步骤S3中利用氧气处理开口的内壁的剖面示意图。
[0013]图8为图1中步骤S3中第四次干法刻蚀的剖面示意图。
[0014]图9为图1中步骤S4的剖面示意图。
[0015]图10为图1中步骤S5的剖面示意图。
[0016]主要元件符号说明：叠层100半导体衬底10NMOS区101PMOS区102阱区11第一阱区111第二阱区112源极区12第一源极区121第二源极区122漏极区13第一漏极区131第二漏极区132隔离结构STI栅极结构20第一栅极结构21第一栅极介电层211第一栅极212第一侧墙213第二栅极结构22第二栅极介电层221第二栅极222第二侧墙223刻蚀停止层30第一介电层41第二介电层42第三介电层43电介质抗反射涂层44底部抗反射涂层45图案化的光刻胶层50单元U
方向X、Y第一孔51第二孔52第一开口61第二开口62第一开孔71第二开孔72第一接触孔81第二接触孔82位置A1、A2、B1、B2第一凹陷R1第二凹陷R2步骤S1、S2、S3、S4、S5如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
[0017]如图1所示，本申请一实施例的半导体器件的制造方法包括以下步骤S1至步骤S5。根据不同需求，所述半导体器件的制造方法的步骤顺序可以改变，某些步骤可以省略或合并。
[0018]步骤S1：提供包括半导体衬底、栅极结构和刻蚀停止层的叠层。
[0019]步骤S2：于所述刻蚀停止层的远离所述半导体衬底的一侧形成多个介电层，于所述多个介电层的远离所述半导体衬底的一侧形成图案化的光刻胶层。
[0020]步骤S3：以所述图案化的光刻胶层为掩膜，多次干法刻蚀所述多个介电层，以形成暴露所述刻蚀停止层的开孔。
[0021]步骤S4：利用氧气处理所述开孔的内壁，以去除形成所述开孔的过程中形成在所述开孔内的反应产物。
[0022]步骤S5：干法刻蚀所述开孔内的所述刻蚀停止层，形成所述刻蚀停止层的损失，进而得到接触孔。
[0023]上述半导体器件的制造方法，通过氧气处理开孔的内壁以去除开孔内的反应产物，然后再一次干法刻蚀以在开孔内形成刻蚀停止层的损失，如此，利于得到刻蚀形貌佳的接触孔，进而利于提升半导体器件的可靠性。
[0024]下面将结合本申请实施例中的附图2至图10，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。
[0025]步骤S1：提供包括半导体衬底、栅极结构和刻蚀停止层的叠层。
[0026]如图2所示，叠层100包括半导体衬底10、栅极结构20以及刻蚀停止层30。栅极结构20位于半导体衬底10的表面上。半导体衬底10包括阱区11、源极区12和漏极区13。源极区12和漏极区13均位于阱区11内并分别位于栅极结构20在半导体衬底10上投影的相对两侧。刻蚀停止层30形成于栅极结构20、源极区12及漏极区13上。
[0027]叠层100还包括嵌入在半导体衬底10内的隔离结构STI。隔离结构STI为浅沟槽隔
离（shallow trench isolation）结构。定义半导体衬底10位于一个隔离结构STI的相对两侧的区域分别为NMOS区101和PMOS区102。
[0028]阱区11包括位于NMOS区101内的第一阱区111和位于PMOS区102内的第二阱区112，第一阱区111和第二阱区112的掺杂类型不同。
[0029]栅极结构20包括位于NMOS区101的沟道区上的第一栅极结构21和位于PMOS区102的沟道区上的第二栅极结构22。第一栅极结构21包括形成于半导体衬底10上的第一栅极介电层211、形成于第一栅极介电层211上的第一栅极212及形成于第一栅极介电层211和第一栅极212的两侧的第一侧墙213。第二栅极结构22包括形成于半导体衬底10上的第二栅极介电层221、形成于第二栅极介电层221上的第二栅极222及形成于第二栅极介电层221和第二栅极222的两侧的第二侧墙223。
[0030]源极区12包括位于第一阱区111内的第一源极区121及位于第二阱区112内的第二源极区122。漏极区13包括位于第一阱区111内的第一漏极区131及位于第二阱区112内的第二漏极区132。第一源极区121和第一漏极区131分别位于第一栅极结构21的相对两侧。第二源极区122和第二漏极区132分本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，包括：提供包括半导体衬底、栅极结构和刻蚀停止层的叠层，其中所述栅极结构位于所述半导体衬底的表面上，所述半导体衬底包括阱区以及均位于所述阱区内并分别位于所述栅极结构的相对两侧的源极区和漏极区，所述刻蚀停止层形成于所述栅极结构、所述源极区及所述漏极区上；于所述刻蚀停止层的远离所述半导体衬底的一侧形成多个介电层，于所述多个介电层的远离所述半导体衬底的一侧形成图案化的光刻胶层；以所述图案化的光刻胶层为掩膜，多次干法刻蚀所述多个介电层，以形成暴露所述刻蚀停止层的开孔；利用氧气处理所述开孔的内壁，以去除形成所述开孔的过程中形成在所述开孔内的反应产物；以及干法刻蚀所述开孔内的所述刻蚀停止层，形成所述刻蚀停止层的损失，进而得到接触孔。2.如权利要求1所述的半导体器件的制造方法，其特征在于，利用氧气处理所述开孔的内壁的过程中，氧气的流量为300sccm至500sccm，处理时间为8s至16s。3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述刻蚀停止层的材料为金属硅化物；形成所述刻蚀停止层的损失的步骤中，气体的流量比例为CHF3：Ar：CH2F2：O2=60：500：15：7。4.如权利要求1所述的半导体器件的制造方法，其特征在于，形成所述多个介电层包括：于所述刻蚀停止层的远离所述半导体衬底的表面上形成第一介电层、第二介电层、第三介电层、电介质抗反射涂层及底部抗反射涂层，所述第一介电层、所述第二介电层及所述第三介电层的材料各不相同；形成所述开孔包括：以所述图案化的光刻胶层为掩膜，经第一次干法蚀刻对所述电介质抗反射涂层和所述底部抗反射涂层进行蚀刻，经第二次干法蚀刻对所述第三介电层进行蚀刻，经第三次干法蚀刻对所述第二介电层进行蚀刻，进而形成暴露所述第一介电层的开口；以及经第四次干法蚀刻去除所述开口内的所述第一介电层，进而形成所述开孔。5.如权利要求4所述的半导体器件的制造方法，其特征在于，形成所述开孔还包括：在第四次干法刻蚀之前，利用氧气处理所述开口的内壁，以去除所述图案化的光刻胶层、所述底部抗反射涂层和形成所述开口的过程中形成于所述开口内的反应产物。6.如权利要求5所述的半导体器件的制...

【专利技术属性】
技术研发人员：和巍巍，汪之涵，温正欣，
申请(专利权)人：深圳基本半导体有限公司，
类型：发明
国别省市：