半导体器件及其形成方法技术

一种形成半导体器件的方法包括在第一器件管芯的第一衬底上沉积第一介电层，蚀刻第一介电层以形成沟槽，在沟槽中和第一介电层的顶表面上沉积金属材料，以及执行化学机械抛光(CMP)工艺，以从第一介电层的顶表面去除金属材料的部分来形成第一金属焊盘。在CMP工艺的执行之后，该方法选择性地蚀刻第一金属焊盘，以在第一金属焊盘的边缘部分处形成凹槽，在第二器件管芯的第二衬底上沉积第二介电层，在第二介电层中形成第二金属焊盘，以及将第二器件管芯接合至第一器件管芯。第二介电层接合至第一介电层，并且第二金属焊盘接合至第一金属焊盘。本发明专利技术的实施例还提供了半导体器件。本发明专利技术的实施例还提供了半导体器件。本发明专利技术的实施例还提供了半导体器件。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本专利技术的实施例涉及半导体器件及其形成方法。

技术介绍

[0002]半导体集成电路(IC)行业经历了指数级成长。IC材料和设计中的技术进步已经产生了多代IC，其中每一代都具有比上一代更小且更复杂的电路。在IC发展的过程中，功能密度(即，每芯片面积的互连器件的数量)普遍增加，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))已经减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供益处。这样的按比例缩小也增加了处理和制造IC的复杂性，
[0003]例如，集成电路的封装件变得越来越复杂，其中更多的器件管芯封装在同一封装件中以实现更多的功能。例如，已经开发了集成芯片上系统(SoIC)以在同一封装件中包括多个器件管芯，诸如处理器和存储器立方体。SoIC可以包括使用不同技术形成的器件管芯，并且具有接合至同一器件管芯的不同功能，因此形成系统。这可以节省制造成本并且优化器件性能。为了将器件管芯接合在一起，在升高温度下，将两个金属焊盘彼此压靠，并且金属焊盘的相互扩散使金属焊盘接合。在金属焊盘和周围介电层之间的热膨胀系数(CTE)失配会减弱接合强度。因此，需要进一步开发接合结构，以增强电路性能和可靠性来解决这些问题。

技术实现思路

[0004]本专利技术的一些实施例提供了一种形成半导体器件的方法，该方法包括：在第一器件管芯的第一衬底上沉积第一介电层；蚀刻第一介电层以形成沟槽；在沟槽中和第一介电层的顶表面上沉积金属材料；执行化学机械抛光(CMP)工艺，以从第一介电层的顶表面去除金属材料的部分，其中，沟槽中的金属材料的剩余部分形成第一金属焊盘；在化学机械抛光工艺的执行之后，选择性地蚀刻第一金属焊盘，以在第一金属焊盘的边缘部分处形成凹槽；在第二器件管芯的第二衬底上沉积第二介电层；在第二介电层中形成第二金属焊盘；以及将第二器件管芯接合至第一器件管芯，其中，第二介电层接合至第一介电层，并且第二金属焊盘接合至第一金属焊盘。
[0005]本专利技术的另一些实施例提供了一种形成半导体器件的方法，该方法包括：形成第一器件结构，包括：沉积第一介电层；在第一介电层中形成第一金属焊盘；以及选择性地蚀刻第一金属焊盘的边缘部分以形成第一凹槽；形成第二器件结构，包括：沉积第二介电层；在第二介电层中形成第二金属焊盘；以及选择性地蚀刻第二金属焊盘的边缘部分以形成第二凹槽；以及将第二器件结构接合至第一器件结构，其中，第二金属焊盘接合至第一金属焊盘，并且第二介电层接合至第一介电层。
[0006]本专利技术的又一些实施例提供了一种半导体器件，该半导体器件包括：第一器件结构，第一器件结构包括：第一介电层；第一金属焊盘，位于第一介电层中；以及第一空隙，位于第一金属焊盘的边缘部分处；以及第二器件结构，第二器件结构包括：第二介电层，与第
一介电层接触；第二金属焊盘，位于第二介电层中并且与第一金属焊盘接触；以及第二空隙，位于第二金属焊盘的边缘部分处。
附图说明
[0007]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术。需要强调的是，根据工业中的标准实践，各个部件未按比例绘制，且仅用于说明目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0008]图1示出了根据本专利技术一些实施例的形成封装件的方法的流程图。
[0009]图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图13、图14、图15、图16、图17、图18、图19、图20、图21、图22和图23示出了依据本专利技术的各个方面的依据图1的方法在制造工艺期间的封装件的截面图。
[0010]图12A、图12B、图12C和图12D示出了根据本专利技术一些实施例的接合焊盘的截面图。
[0011]图24A、图24B、图24C、图24D、图24E、图24F、图24G、图24H和图24I示出了根据本专利技术一些实施例的金属对金属接合的截面图。
[0012]图25A和图25B示出了根据本专利技术一些实施例的着陆在具有凹槽的接合焊盘上的TSV的截面图。
具体实施方式
[0013]以下公开内容提供了许多用于本专利技术的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括可以在第一部件和第二部件之间形成的额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。
[0014]此外，本专利技术可以在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，在本专利技术中，将部件形成在另一部件上、将部件连接至另一部件、和/或将部件耦接至另一部件可以包括部件直接接触形成的实施例，并且也可以包括可以在部件间插入形成额外的部件，从而使得部件可以不直接接触的实施例。此外，例如，“下部”、“上部”、“水平的”、“垂直的”、“在
…
之上”、“上方”、“在
…
之下”、“在
…
下面”、“上”、“下”、“顶部”、“底部”等及其派生词(例如，“水平地”、“向下”、“向上”等)的空间相对术语用于简化本专利技术的一个部件与另一部件的关系。空间相对术语旨在涵盖包括部件的器件的不同取向。更进一步地，当使用“约”、“大约”等描述数值或数值范围时，除非另有说明，该术语旨在包含包括所描述数值的+/
‑
10％以内的数值。例如，术语“约5nm”包含从4.5nm至5.5nm的尺寸范围。
[0015]本专利技术提供了集成芯片上系统(SoIC)封装件及其形成方法的各个实施例。具体地，提供了具有应力缓冲区(或应力释放区)的接合结构。以下讨论了一些实施例的一些变体。通过各种视图和示出的实施例，相似的参考标号用来表示相似的元件。根据一些实施例，示出了形成SoIC封装件的中间阶段。应当理解的是，尽管将SoIC封装件用做实例来解释本专利技术的实施例的构思，本专利技术的实施例可以容易地应用于其中金属焊盘和通孔彼此接合的其它接合方法和结构。
[0016]图1中所示的是包括形成半导体器件的半导体制造的方法10。方法10仅为实例，而不旨在将本专利技术限制在所限定范围中明确列举的内容之外。可以在方法10之前、期间和之后提供额外的操作，并且对于该方法的额外实施例，可以替换、消除或移动所描述的一些操作。下面结合图2至图25B描述方法10，图2至图25B表示根据本专利技术的一些实施例的根据方法10的各个阶段的半导体器件的截面图。
[0017]在操作12(图1)处，方法10提供了(或提供有)单个衬底102，诸如图2中所示。在图2至图13中，多个器件结构100形成在单个衬底102上，以及然后切单该多个器件结构100，以形成单独的器件结构100(参考图13)。例如，器件结构100可以为专用集成电路(ASIC)芯片、模拟芯片、传感器芯片、无线射频芯片、稳压器芯片或存储器芯片。图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体器件的方法，包括：在第一器件管芯的第一衬底上沉积第一介电层；蚀刻所述第一介电层以形成沟槽；在所述沟槽中和所述第一介电层的顶表面上沉积金属材料；执行化学机械抛光(CMP)工艺，以从所述第一介电层的所述顶表面去除所述金属材料的部分，其中，所述沟槽中的所述金属材料的剩余部分形成第一金属焊盘；在所述化学机械抛光工艺的所述执行之后，选择性地蚀刻所述第一金属焊盘，以在所述第一金属焊盘的边缘部分处形成凹槽；在第二器件管芯的第二衬底上沉积第二介电层；在所述第二介电层中形成第二金属焊盘；以及将所述第二器件管芯接合至所述第一器件管芯，其中，所述第二介电层接合至所述第一介电层，并且所述第二金属焊盘接合至所述第一金属焊盘。2.根据权利要求1所述的方法，其中，在俯视图中，所述凹槽为环绕所述第一金属焊盘的凹槽环的部分。3.根据权利要求1所述的方法，其中，所述选择性地蚀刻为湿蚀刻工艺。4.根据权利要求3所述的方法，其中，所述湿蚀刻工艺的蚀刻剂包括亚磺酰基双和羟胺的混合物。5.根据权利要求1所述的方法，其中，所述选择性地蚀刻还在所述第一金属焊盘的中间部分形成凹陷轮廓。6.根据权利要求5所述的方法，其中，在所述接合之后，空隙形成在所述第一金属焊盘的所述凹陷轮廓和所述第二金属焊盘之间。...

【专利技术属性】
技术研发人员：李旭峯，曾于平，黄立贤，庄曜群，卢胤龙，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：