一种内嵌低压差线性稳压器的超级像素电路制造技术

本发明专利技术提出了一种内嵌低压差线性稳压器的超级像素电路实现方法，通过将LDO集成到2

【技术实现步骤摘要】
Systems(ISCAS),2020,pp.1
‑
4,doi:10.1109/ISCAS45731.2020.9181141.
[0009][2]X.Llopart,C.Frojdh,and M.Campbell,"Design and Characterization of 64KPixels Chips Working in Single Photon Processing Mode,"06/122013.
[0010][3]中国科学院高能物理研究所.一种解决阵列式芯片IR DROP的电源结构:CN202210392115.4[P].2022
‑
06
‑
28.

技术实现思路

[0011]本专利技术的目的是在像素内集成LDO，在低噪声要求下提高像素阵列芯片像素间的供电一致性，由于LDO的面积较大，且提供的带负载能力可以调节，可以同时为多个像素供电，因此提出将LDO集成在2
×
2像素阵列中的方案。
[0012]参阅图2，本专利技术提出的内嵌低压差线性稳压器的超级像素电路，包括多个阵列排布的超级像素单元，所述超级像素单元是在2
×
2像素阵列中内嵌一个LDO单元；
[0013]所述LDO单元处于2
×
2像素阵列的中心，使得LDO的输出端到四个像素输入端的电源线长度一致；
[0014]所述LDO单元的参考电压(VREF)由片外基准电压芯片提供，将输入电压转换为稳定的输出电压，为所述的2
×r/>2个像素模拟前端电路供电；
[0015]所述的2
×
2个像素的数字电路供电与模拟电路隔离，采用片外电源供电。
[0016]本专利技术的超级像素的版图布局方案如图3所示，将LDO布局在2
×
2像素阵列中间。超级像素版图布局的主要特征在于：
[0017](1)本专利技术的关键点在于要通过LDO使像素单元供电的非一致性尽可能减小，采用将LDO布局在2
×
2像素阵列中间，可以使LDO的输出端到四个像素的电源线长度几乎一致，并且电源线长度较短。相比于将LDO集成在1个像素内或1
×
2像素单元内的方案，本专利技术的方案可以在实现供电一致性的同时尽可能减小面积。
[0018](2)光子计数型像素读出集成电路是混合信号电路，考虑到低噪声要求，选择2
×
2像素阵列中内嵌LDO可以实现数字海、模拟岛的布局，将超级像素的数字电路与模拟电路分开供电，数字电路通过引脚采用芯片外部供电，模拟电路采用超级像素内的LDO供电，可以隔离数字电路对模拟电路的干扰。
[0019](3)考虑到像素面积要求，本专利技术采用芯片外部基准芯片生成参考电压，通过一个引脚连接到像素单元，一方面，可以减小芯片面积开销，在50μm至75μm的像素单元尺寸要求下集成，传统的将基准电压电路和LDO同时集成在一个电源组的方式，基准电压电路会带来较大的芯片面积开销；另一方面，由于LDO参考电压输入端不存在电流通路，因此阵列中LDO的参考电压具有一致性。
[0020]本专利技术的有益效果：本专利技术中内嵌LDO的输出电压为2
×
2像素阵列供电，图4为超级像素内部寄生电阻示意图，考虑集成电路制造过程中各元件之间的失配，会导致各像素单元之间的产生不同的压降，如公式(3)所示：
[0021]ΔV
ij
＝ΔV
LDO
+I0×
R
ij
+V
OS
ꢀꢀꢀꢀꢀꢀꢀꢀ
(3)
[0022]其中，R
L
为LDO输出端到像素单元的电源线走线内阻，产生的压降为ΔV
LDO
，像素单元内电源走线内阻为R
ij
，像素单元内电流为I0，V
OS
表示失调电压。
[0023]本专利技术提供的内嵌LDO的超级像素电路结构实现像素型前端读出电路，专利技术效果
如图5和图6所示。对文献[1]和文献[2]中的全局供电和全列供电与本专利技术的超级像素供电方式进行建模仿真，像素阵列规模取16
×
16时，像素单元的电源电压取1.8V，且超级像素中的LDO将外部3.3V电压转为1.8V电压时，仿真结果对比如图5所示，超级像素阵列的最大电压降远远小于传统供电方式，最大压降仅为72μV，显著提高了像素单元之间电源电压的一致性。
[0024]本专利技术与文献[3]中像素单元的等效噪声电荷(简称ENC)仿真结果和线性拟合结果对比如图6所示，可以看出对于16
×
16像素阵列的256个像素，本专利技术的实现方案得到的CSA输出端ENC显著低于文献[3]，本专利技术采用数字和模拟用不同的电源电压供电，且模拟电路采用内嵌LDO的超级像素电路供电方案，形成了数字海、模拟岛，将数字与模拟隔离可以实现低噪声，而文献[3]没有数字和模拟隔离，因此仿真的ENC较高。此外，文献[3]在每个电源组中都加入了带隙基准，会增大面积开销，本专利技术中将LDO的参考电压采用片外基准芯片通过一个引脚连接到所有LDO的输入端，由于不存在电流通路，因此本专利技术的方案相比于文献[3]可以大大减小面积。
附图说明
[0025]图1是传统的供电方式示意图。(a)全局供电；(b)全列供电
[0026]图2是本专利技术的内嵌LDO的超级像素电路结构框图。
[0027]图3是2
×
2超级像素电路的版图布局图。
[0028]图4是2
×
2超级像素电路的内部压降示意图。
[0029]图5是本专利技术与文献[1]和文献[2]中最大电源压降仿真结果对比示意图。
[0030]图6是本专利技术与文献[3]中像素单元的ENC仿真结果对比示意图。
[0031]图7是实施例中前置放大器原理图。(a)电荷灵敏放大器结构；(b)核心放大器拓扑结构
[0032]图8是实施例中甄别器的拓扑结构图。
[0033]图9是实施例中6位同步二进制计数器的原理图。
[0034]图10是实施例中内嵌像素级LDO的拓扑结构图。
[0035]图11是实施例中2
×
2超级像素电路结构图。
[0036]图12是实施例中内嵌LDO的2
×
2超级像素阵列版图布局图。
[0037]图13是实施例中集成内嵌像素级LDO的超级像素阵列版图布局图。
具体实施方式
[0038]本实施例采用CMOS 0.18μm工艺实现了基于内嵌LDO超级像素结构的像素型前端读出ASIC，光子计数型前端读出电路的单像素电路的基本结构主要包括电荷灵敏前置放大器(CSA)、甄别器和计数器。图7(a)为本专利技术采用的CSA的原理图，图7(b)为图CSA的核心放大电路，CSA将探测器输入的信号进行放大。甄别器的电路结构如图8所示，通过甄别器将CSA输出的信号与阈值信号进行比较本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种内嵌低压差线性稳压器的超级像素电路，其特征在于，包括多个阵列排布的超级像素单元，所述超级像素单元是在2
×
2像素阵列中内嵌一个LDO单元；所述LDO单元处于2
×
2像素阵列的中心，使得LDO的输出端到四个像素输入端的电源线长度一致；所述LDO单元的参考电压由片外基准电压芯片提供，将输入电压转换为稳定的输出电压，为所述的2
×
2个像素模拟前端电路供电；所述的2
×
2个像素的数字电路供电与模拟电路隔离，采用片外电源...

【专利技术属性】
技术研发人员：高武，程静思，
申请(专利权)人：西北工业大学，
类型：发明
国别省市：