一种驱动电路及输入输出端口电路制造技术

本申请公开一种驱动电路及输入输出端口电路，包括：结构相同的两个驱动支路；每一个驱动支路均包括相应的电平移位器、预驱动电路；第一个驱动支路的电平移位器与预驱动电路连接；第二个驱动支路的电平移位器与预驱动电路连接；其中，电平移位器设置为：将内部低压信号转换为外部驱动所需要的输入输出(IO)的电源电压；预驱动电路包括由高压器件构成的预驱动电路第一支路和由低压器件构成的预驱动电路第二支路，设置为：根据电平移位器转换获得的IO的电源电压的高低，选择由预驱动电路第一支路或预驱动电路第二支路驱动输出驱动管输出驱动信号。本公开实施例实现了满足宽电压范围的驱动电路，为满足IO端口的传输速度要求提供了支持。了支持。了支持。

【技术实现步骤摘要】
一种驱动电路及输入输出端口电路


[0001]本申请涉及但不限于集成电路技术，其中涉及一种驱动电路及输入输出端口电路。

技术介绍

[0002]输入输出(IO)端口电路是芯片中的基本模块之一，它的主要作用是提供封装引脚到芯片内部之间的接口，将外部信号引入芯片内部进行逻辑功能的实现，并把结果输出给芯片外部的电路，根据需要可以通过配置来支持多种不同的接口标准。
[0003]根据信号传输方向的不同，可以将IO端口电路分为驱动电路和接收电路，驱动电路根据协议标准的不同又可以分为单端驱动电路(用于支持高速多模式多通道(LVCMOS)等单端传输协议)以及差分驱动电路(用于支持低电压差分信号(LVDS)协议等传输协议)；其中，单端驱动电路通常由电平移位器、预驱动器和驱动器三级结构组成，实现将输出信号从内部低压转换为IO电压的功能；由于外部负载电平标准的多样性，通常IO的设计要求兼容1.0伏到3.3伏的宽电源电压范围，因此IO电路的设计不得不采用耐3.3伏高压的大尺寸金属
‑
氧化物半导体场效应晶体管(MOS)管，当IO电源电压较低(例如1.0V)时，用低电源电压驱动大尺寸MOS管，会导致电路速度显著变慢，无法达到高速的应用要求。申请号为2017112490908的在先申请，公开了一种利用低压器件实现耐高压的高速IO电路，通过串联电阻和MOS管的形式保护静电放电(ESD)管，使其能够利用低压MOS管耐受高压，但是其输出接口到地，以及电源到地之间均串联了电阻，一方面增加了电路的功耗，另一方面由于引入了额外的电阻和电容，也不利于高速电压的实现；申请号为2020203534641的在先申请，公开了一种编程器高速IO与高压电路并存的电路，申请号为2019100238489的在先申请，公开了一种基于低压器件的高压高速IO电路，提供了其他的电压保护方式，但仍然是以串联电阻为主要手段，和上述方案类似，增加了电路的功耗，同时也限制了IO电路的传输速度。
[0004]综上，如何实现满足应用要求的单端驱动电路，成为一个有待解决的问题。

技术实现思路

[0005]以下是对本申请详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0006]本公开实施例提供一种驱动电路及输入输出端口电路，能够满足IO电路的功耗和传输速度要求。
[0007]本公开实施例提供了一种驱动电路包括：结构相同的两个驱动支路；每一个驱动支路均包括相应的电平移位器、预驱动电路；第一个驱动支路的电平移位器与预驱动电路连接；第二个驱动支路的电平移位器与预驱动电路连接；其中，
[0008]电平移位器设置为：将内部低压信号转换为外部驱动所需要的输入输出(IO)的电源电压；
[0009]预驱动电路包括由高压器件构成的预驱动电路第一支路和由低压器件构成的预
驱动电路第二支路，设置为：根据电平移位器转换获得的IO的电源电压的高低，选择由预驱动电路第一支路或预驱动电路第二支路驱动输出驱动管输出驱动信号；
[0010]其中，所述高压器件包括可承受电压大于或等于预设的第一电压阈值的器件；所述低压器件包括可承受电压小于或等于预设的第二电压阈值的器件；输出驱动管包括：与第一个驱动支路的预驱动电路连接的第一输出驱动管；与第二个驱动支路的预驱动电路连接的第二输出驱动管。
[0011]另一方面，本公开实施例还提供一种输入输出端口电路，包括上述的驱动电路。
[0012]与相关技术相比，本申请包括：结构相同的两个驱动支路；每一个驱动支路均包括相应的电平移位器、预驱动电路；第一个驱动支路的电平移位器与预驱动电路连接；第二个驱动支路的电平移位器与预驱动电路连接；其中，电平移位器设置为：将内部低压信号转换为外部驱动所需要的输入输出(IO)的电源电压；预驱动电路包括由高压器件构成的预驱动电路第一支路和由低压器件构成的预驱动电路第二支路，设置为：根据电平移位器转换获得的IO的电源电压的高低，选择由预驱动电路第一支路或预驱动电路第二支路驱动输出驱动管输出驱动信号；其中，所述高压器件包括可承受电压大于或等于预设的第一电压阈值的器件；所述低压器件包括可承受电压小于或等于预设的第二电压阈值的器件；输出驱动管包括：与第一个驱动支路的预驱动电路连接的第一输出驱动管，与第二个驱动支路的预驱动电路连接的第二输出驱动管。本公开实施例实现了满足宽电压范围的驱动电路，为满足IO端口的传输速度要求提供了支持。
[0013]本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
[0014]附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
[0015]图1为本公开实施例图像处理的方法的流程图；
[0016]图2为本公开实施例预驱动电路第一支路的示意图；
[0017]图3为本公开实施例预驱动电路第二支路的示意图；
[0018]图4为本公开实施例比较器的组成结构示意图。
具体实施方式
[0019]本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
[0020]本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定
的独特的专利技术方案。任何实施例的任何特征或元件也可以与来自其它专利技术方案的特征或元件组合，以形成另一个由权利要求限定的独特的专利技术方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
[0021]此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。
[0022]图1为本公开实施例驱动电路的结构框图，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路，包括：结构相同的两个驱动支路；每一个驱动支路均包括相应的电平移位器(1
‑
1)、预驱动电路(1
‑
2)；第一个驱动支路的电平移位器(1
‑
1)与预驱动电路(1
‑
2)连接；第二个驱动支路的电平移位器(1
‑
1)与预驱动电路(1
‑
2)连接；其中，电平移位器(1
‑
1)设置为：将内部低压信号转换为外部驱动所需要的输入输出IO的电源电压；预驱动电路(1
‑
2)包括由高压器件构成的预驱动电路第一支路(1
‑2‑
1)和由低压器件构成的预驱动电路第二支路(1
‑2‑
2)，设置为：根据电平移位器(1
‑
1)转换获得的IO的电源电压的高低，选择由预驱动电路第一支路(1
‑2‑
1)或预驱动电路第二支路(1
‑2‑
2)驱动输出驱动管输出驱动信号；其中，所述高压器件包括可承受电压大于或等于预设的第一电压阈值的器件；所述低压器件包括可承受电压小于或等于预设的第二电压阈值的器件；输出驱动管包括：与第一个驱动支路的预驱动电路(1
‑
2)连接的第一输出驱动管(1
‑
3)，与第二个驱动支路的预驱动电路(1
‑
2)连接的第二输出驱动管(2
‑
3)。2.根据权利要求1所述的驱动电路，其特征在于，所述预驱动电路(1
‑
2)是设置为：当所述IO的电源电压小于或等于预先设定的保护电压时，通过预设的第一控制信号连通所述预驱动电路第一支路(1
‑2‑
1)；当所述IO的电源电压大于所述保护电压时，通过预设的第二控制信号连通所述预驱动电路第二支路(1
‑2‑
2)。3.根据权利要求2所述的驱动电路，其特征在于，所述第一控制信号和第二控制信号通过预先设定的比较器(401)产生。4.根据权利要求3所述的驱动电路，其特征在于，所述第一控制信号包括第一电平的低压选择信号；所述第二控制信号包括第二电平的所述低压选择信号。5.根据权利要求2至4任一项所述的驱动电路，其特征在于，所述预驱动电路第一支路(1
‑2‑
1)包括：第一逻辑电路(111)、第一开关(112)、第二开关(113)、具有上拉功能的第一金属
‑
氧化物半导体场效应晶体管MOS管(114)和具有下拉功能的第二MOS管(115)，所述第一开关(112)的第一端与所述第一逻辑电路(111)的输出端连接或接地，所述第一MOS管(114)和所述第二MOS管(115)的栅极连接后与所述第一开关(112)的第二端连接，所述第二开关(113)的第一端接所述IO的电源...

【专利技术属性】
技术研发人员：褚博，王天心，林晓志，王添平，李林，周垣，
申请(专利权)人：上海先基半导体科技有限公司，
类型：发明
国别省市：