FPGA建模验证系统及方法技术方案

本发明专利技术涉及FPGA建模验证系统及方法，通过在FPGA芯片的至少一个功能模块中设置嵌入式配置寄存器，每个所述功能模块具有对应的软件模型，将所述嵌入式配置寄存器的初始存储值采集到所述FPGA芯片的码流中并标记，并将所述码流加载到所述FPGA芯片并施加激励信号，从FPGA芯片的反馈数据中提取到所述软件模型的实测值，再将所述软件模型的实测值与预设值比较，可得到验证结果，该验证过程灵活性高，可以有效缩短产品研发周期，并且建模验证的准确性较高。

【技术实现步骤摘要】
FPGA建模验证系统及方法
本专利技术涉及集成电路领域，尤其涉及FPGA建模验证设计领域。
技术介绍
FPGA(FieldProgrammableGateArray，现场可编程逻辑门阵列)是在PAL(可编程阵列逻辑)、GAL(可编程通用逻辑)、CPLD(复杂可编程逻辑)等可编程器件的基础上进一步发展的产物。FPGA具有灵活高效、可重复编程特性，随着FPGA技术的快速发展，可实现定制性能、定制功耗、高吞吐量和低延迟，依靠其真正的硬件并行性和极大的灵活性，FPGA的应用领域也越来越广泛。FPGA的内部资源很丰富，有输入输出模块、可配置逻辑单元、数字信号处理模块、静态随机存储器、丰富的布线资源和内嵌专用硬核等物理模块。FPGA的软件设计流程主要包括设计输入、前仿真、逻辑综合、布局布线、时序仿真、板级验证等，其中，为了使得设计输入到逻辑综合的映射更符合实际硬件，确保设计准确并满足系统要求，通常还根据系统规范对FPGA设计进行建模，并对模型进行验证(包括仿真)。然而传统的模型验证需要编写大量的激励文件，为设计文件提供激励信号，正确实例化设计文件，将仿真数据显示在终端波形窗口进行分析，开发周期长，灵活性差。
技术实现思路
为了有效缩短产品研发周期，提高模型验证的灵活性，本专利技术提供了一种FPGA物理模型验证系统和一种FPGA物理模型验证方法。一方面，本专利技术提供一种FPGA建模验证系统，包括：寄存器配置模块，用于在FPGA芯片的至少一个功能模块中设置嵌入式配置寄存器，每个所述功能模块具有对应的软件模型；码流整合模块，用于将所述嵌入式配置寄存器的初始存储值采集到所述FPGA芯片的码流中并标记；板测模块，用于将所述码流加载到所述FPGA芯片并施加激励信号；反馈模块，用于获取所述FPGA芯片的反馈数据，并提取所述软件模型的实测值；比较模块，用于比较所述实测值与预设值，得到验证结果。可选的，所述寄存器配置模块根据所述软件模型的输出端口的位数设置所述嵌入式配置寄存器的数量，所述嵌入式配置寄存器具有码流赋值功能。可选的，所述功能模块包括查找表和与所述查找表关联的寄存器。可选的，所述寄存器配置模块将与部分所述查找表关联的寄存器设置为所述嵌入式配置寄存器。可选的，所述寄存器配置模块将位于部分所述查找表周围的寄存器设置为所述嵌入式配置寄存器。可选的，所述初始存储值为0或1。一方面，本专利技术提供一种FPGA建模验证方法，包括以下步骤：在FPGA芯片的至少一个功能模块中设置嵌入式配置寄存器，每个所述功能模块具有对应的软件模型；将所述嵌入式配置寄存器的初始存储值采集到所述FPGA芯片的码流中并标记；将所述码流加载到所述FPGA芯片并施加激励信号；获取所述FPGA芯片的反馈数据，并提取所述软件模型的实测值；将所述软件模型的实测值与预设值比较，得到验证结果。可选的，所述功能模块包括查找表和与所述查找表关联的寄存器；所述嵌入式配置寄存器具有码流赋值功能，在设置所述嵌入式配置寄存器的步骤中，将与部分所述查找表关联的寄存器和/或位于部分所述查找表周围的寄存器设置为所述嵌入式配置寄存器。可选的，将所述初始存储值采集到所述FPGA芯片的码流之前，利用EDA工具获得所述FPGA芯片的码流。可选的，获取所述FPGA芯片的反馈数据的方法包括：向所述FPGA芯片发送验证命令，请求所述FPGA芯片反馈返回值。本专利技术提供的FPGA建模验证系统中，寄存器配置模块用于在FPGA芯片的至少一个功能模块中设置嵌入式配置寄存器，每个所述功能模块具有对应的软件模型，码流整合模块用于将嵌入式配置寄存器的初始存储值采集到所述FPGA芯片的码流中并标记，板测模块用于将码流加载到FPGA芯片并施加激励信号，经过板测，嵌入式配置寄存器中的模型实测值被赋值给码流，利用反馈模块可获取所述FPGA芯片的反馈数据，并根据标记的位置从所述反馈数据中提取所述软件模型的实测值，进而利用比较模块比较所述软件模型的实测值与预设值，即可得到验证结果，利用所述FPGA建模验证系统的验证过程灵活性高，可以有效缩短产品研发周期，并且建模验证的准确性较高。本专利技术提供的FPGA建模验证方法，与所述FPGA建模验证系统具有相同或相应的特征，因而具有类似的优点。附图说明图1是本专利技术实施例的FPGA建模验证系统的模块示意图。图2是采用本专利技术实施例的FPGA建模验证系统获得建模验证结果的示意图。图3是本专利技术实施例的可编程逻辑模块的结构示意图。图4是本专利技术实施例的FPGA建模验证方法的流程示意图。附图标记说明：100-FPGA建模验证系统；110-建模模块；120-寄存器配置模块；130-码流整合模块；140-板测模块；150-反馈模块；160-比较模块。具体实施方式以下结合附图和具体实施例对本专利技术的FPGA建模验证系统及方法作进一步详细说明。根据下面的说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。在FPGA设计中，通常将目标设计按照一定规则划分成若干功能模块，并对每个功能模块进行设计输入、综合等操作，将所有功能模块的实现结果有机地组织起来，则可完成整个系统的设计。所述功能模块包括可编程逻辑模块、可编程输入输出模块、数字时钟管理模块、数字信号处理模块等等。以可编程逻辑模块为例，其是FPGA设计中的基本单元，每个可编程逻辑模块可包括一组四输入查找表、关联的寄存器和绕线资源。为了确保设计的实现与设计规范一致，可对每个功能模块进行建模，并对建立的软件模型进行验证，以使得设计输入到综合的映射更符合实际硬件，便于后期EDA工具正确实现设计。图1是本专利技术实施例的FPGA建模验证系统的模块示意图。图2是采用本专利技术实施例的FPGA建模验证系统获得建模验证结果的示意图。参见图1，本专利技术实施例涉及一种FPGA建模验证系统100，所述FPGA建模验证系统100包括建模模块110、寄存器配置模块120、码流整合模块130、板测模块140、反馈模块150以及比较模块160。以下结合图1和图2，对所述FPGA建模验证系统100的各个模块进行说明。所述建模模块110用于建立与FPGA芯片中的功能模块对应的软件模型，所述功能模块可以包括寄存器资源。本专利技术实施例中，对FPGA的设计形成一个以上的功能模块，对于每个功能模块，均可以设置一个与其对应的软件模型。“建模”是一个将硬件物理模块转化为原语的过程，通过建模，物理模块的功能、时序等被抽象为行为级描述。每个软件模型可用于对对应的功能模块的设计规范和功能进行确认，确保每个功能模块的设计质量。所述软件模型的建模过程可以采用本领域公开的方法。一实施例中，FPGA建模验证系统可以不包括建模模块，也可直接对现有的模型进行验证。所述寄存器配置模块120用于在FPGA芯本文档来自技高网...

【技术保护点】
1.一种FPGA建模验证系统，其特征在于，包括：/n寄存器配置模块，用于在FPGA芯片的至少一个功能模块中设置嵌入式配置寄存器，每个所述功能模块具有对应的软件模型；/n码流整合模块，用于将所述嵌入式配置寄存器的初始存储值采集到所述FPGA芯片的码流中并标记；/n板测模块，用于将所述码流加载到所述FPGA芯片并施加激励信号；/n反馈模块，用于获取所述FPGA芯片的反馈数据，并提取所述软件模型的实测值；/n比较模块，用于比较所述实测值与预设值，得到验证结果。/n

【技术特征摘要】
1.一种FPGA建模验证系统，其特征在于，包括：
寄存器配置模块，用于在FPGA芯片的至少一个功能模块中设置嵌入式配置寄存器，每个所述功能模块具有对应的软件模型；
码流整合模块，用于将所述嵌入式配置寄存器的初始存储值采集到所述FPGA芯片的码流中并标记；
板测模块，用于将所述码流加载到所述FPGA芯片并施加激励信号；
反馈模块，用于获取所述FPGA芯片的反馈数据，并提取所述软件模型的实测值；
比较模块，用于比较所述实测值与预设值，得到验证结果。


2.如权利要求1所述的FPGA建模验证系统，其特征在于，所述寄存器配置模块根据所述软件模型的输出端口的位数设置所述嵌入式配置寄存器的数量，所述嵌入式配置寄存器具有码流赋值功能。


3.如权利要求1所述的FPGA建模验证系统，其特征在于，所述功能模块包括查找表和与所述查找表关联的寄存器。


4.如权利要求4所述的FPGA建模验证系统，其特征在于，所述寄存器配置模块将与部分所述查找表关联的寄存器设置为所述嵌入式配置寄存器。


5.如权利要求4所述的FPGA建模验证系统，其特征在于，所述寄存器配置模块将位于部分所述查找表周围的寄存器设置为所述嵌入式配置寄存器。


6.如权利要...

【专利技术属性】
技术研发人员：王铜铜，刘锴，范召，杜金凤，宋宁，
申请(专利权)人：上海先基半导体科技有限公司，
类型：发明
国别省市：上海;31