本实用新型专利技术公开了一种非对称延迟控制电路、异步电路及异步电机控制装置，涉及电子电路技术领域，所述控制电路包括：输入线路、输出线路及公共延迟模块，所述公共延迟模块分别连接所述输入线路和输出线路，所述公共延迟模块用于延迟所述输入线路的电信号传输至所述输出线路；上升延迟模块，所述上升延迟模块分别连接所述输入线路和公共延迟模块，所述上升延迟模块用于延迟所述输入线路输入的上升沿电信号传输至所述公共延迟模块，所述公共延迟模块将所述上升沿电信号延迟传输至所述输出线路。本申请可以减少信号复位带来的延迟消耗，从而提升电路性能。从而提升电路性能。从而提升电路性能。
【技术实现步骤摘要】
一种非对称延迟控制电路、异步电路及异步电机控制装置
[0001]本技术涉及电子电路
，尤其涉及一种非对称延迟控制电路、异步电路及异步电机控制装置。
技术介绍
[0002]在深亚微米工艺下，系统设计变得日益复杂和庞大，由同步时钟设计带来的问题变得更加显著。同步时钟通常会引入大的功耗，时序裕量以及复杂的时钟网络。而异步电路主要依赖于握手协议通信，避免了全局时钟，因此更适合于低功耗设计。异步电路中的两种握手协议：2相握手协议和4相握手协议。对于遵守2相握手协议的电路，其控制信号的上升沿和下降沿都可当作有效的触发边沿，并具有一定的控制功能。而对于遵守4相握手协议的电路，其控制信号只有一个翻转边沿具有控制功能(上升沿或是下降沿)，另一个边沿用于“复位”，将控制信号置为初始状态。
[0003]4相电路的传输效率相比于2相电路减少了一半。但由于目前的主流异步设计中常常需要用到4相握手协议，因此对4相握手过程中的复位时间进行压缩优化是十分必要的。相关技术中主要从延迟匹配模块出发，将传统的延迟模块替换成一系列非对称延迟匹配模块，尽可能地使无效边沿的延迟时间变短，从而减少性能损失。但这些设计都存在着控制复杂，面积开销大，无法综合等缺点。
技术实现思路
[0004]本技术的目的在于提供一种非对称延迟控制电路、异步电路及异步电机控制装置，可以减少信号复位带来的延迟消耗，从而提升电路性能。
[0005]为解决上述技术问题，本技术采用如下技术方案：
[0006]本技术实施例的一方面提供了一种非对称延迟控制电路，所述控制电路包括：输入线路、输出线路及公共延迟模块，所述公共延迟模块分别连接所述输入线路和输出线路，所述公共延迟模块用于延迟所述输入线路的电信号传输至所述输出线路；上升延迟模块，所述上升延迟模块分别连接所述输入线路和公共延迟模块，所述上升延迟模块用于延迟所述输入线路输入的上升沿电信号传输至所述公共延迟模块，所述公共延迟模块将所述上升沿电信号延迟传输至所述输出线路。
[0007]在一些实施例中，所述公共延迟模块包括第一与非门，所述第一与非门的第一输入端连接所述输入线路和所述上升延迟模块的输入端，所述第一与非门的第二输入端连接所述上升延迟模块的输出端。
[0008]在一些实施例中，所述公共延迟模块还包括第一非门，所述第一非门的输入端连接所述第一与非门的输出端，所述第一非门的输出端连接所述输出线路。
[0009]在一些实施例中，所述上升延迟模块包括延迟匹配模块，所述延迟匹配模块包括多个缓冲器级联，所述延迟匹配模块被配置为输出信号与输入信号的大小和方向均一致，所述延迟匹配模块的输入端连接所述第一与非门的第一输入端和所述输入线路，所述延迟
匹配模块的输出端连接所述第一与非门的第二输入端。
[0010]在一些实施例中，所述上升延迟模块还包括第二非门和第二与非门，所述第二非门的输入端连接所述延迟匹配模块的输出端，所述第二非门的输出端连接所述第二与非门的第一输入端，所述第二与非门的第二输入端连接所述第一与非门的输出端，所述第二与非门的输出端连接所述第一与非门的第二输入端。
[0011]在一些实施例中，所述上升延迟模块包括第二非门和第三非门，所述第二非门的输出端与所述第三非门的输入端连接，所述第二非门的输入端连接所述延迟匹配模块的输出端，所述第三非门的输出端连接所述第一与非门的第二输入端。
[0012]本技术实施例的一方面提供了一种异步电路，所述异步电路包括如上所述的控制电路。
[0013]本技术实施例的一方面提供了一种异步电机控制装置，所述控制装置包括如上所述的异步电路。
[0014]根据本技术实施例的一种非对称延迟控制电路、异步电路及异步电机控制装置，至少具有如下有益效果：本申请所提出的非对称延迟控制电路结构利用了SR锁存器的特性，基于传统SR锁存器的翻转特性，将延迟匹配模块置于锁存器的复位输入端，再加上一个反相器对其输入输出进行翻转，从而实现对输入信号的上升沿进行延迟匹配，而对下降沿直接输出的功能，本申请可以使得4相握手的速度提高约一倍，大大提高了信号握手效率，且相对于传统的基于寄存器的结构更加简单，控制更加精简。本申请所提出的非对称延迟控制电路是由标准门单元构成的，因此可以用EDA工具直接进行综合，且能同时兼容多个工艺库，有利于工艺转换。而其他一些技术中通过调节延迟模块内部NMOS和PMOS晶体管的尺寸来实现非对称延迟，这种电路往往需要手动设计，增加了实现难度，若转换工艺还需要重新对延迟模块进行调节，降低了电路的可迁移性。
[0015]应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。
附图说明
[0016]为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1为根据实施例的非对称延迟控制电路原理图；
[0018]图2为根据实施例的非对称延迟控制电路的输入输出信号关系图；
[0019]图3为根据实施例的传统2相握手协议图；
[0020]图4为根据实施例的传统4相握手协议图。
[0021]附图标记说明如下：1、输入线路；2、输出线路；3、第一与非门；4、第一非门；5、延迟匹配模块；6、第二非门；7、第二与非门。
具体实施方式
[0022]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行
清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0023]术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0024]在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“连通”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
[0025]现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些示例实施方式使得本公开的描述将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。附图仅为本公本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种非对称延迟控制电路，其特征在于，所述控制电路包括：输入线路、输出线路及公共延迟模块，所述公共延迟模块分别连接所述输入线路和输出线路，所述公共延迟模块用于延迟所述输入线路的电信号传输至所述输出线路；上升延迟模块，所述上升延迟模块分别连接所述输入线路和公共延迟模块，所述上升延迟模块用于延迟所述输入线路输入的上升沿电信号传输至所述公共延迟模块，所述公共延迟模块将所述上升沿电信号延迟传输至所述输出线路。2.根据权利要求1所述的控制电路，其特征在于，所述公共延迟模块包括第一与非门，所述第一与非门的第一输入端连接所述输入线路和所述上升延迟模块的输入端，所述第一与非门的第二输入端连接所述上升延迟模块的输出端。3.根据权利要求2所述的控制电路，其特征在于，所述公共延迟模块还包括第一非门，所述第一非门的输入端连接所述第一与非门的输出端，所述第一非门的输出端连接所述输出线路。4.根据权利要求3所述的控制电路，其特征在于，所述上升延迟模块包括延迟匹配模块，所述延迟匹配模块包括多个缓冲器级联，所述延...
【专利技术属性】
技术研发人员：尚德龙，唐溪琴，王靖宇，代悦，乔树山，周玉梅，
申请(专利权)人：中科南京智能技术研究院，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。