非易失性存储器件及其制备方法技术

本申请提供一种非易失性存储器件及其制备方法，其中制备方法包括：在部分衬底上形成第一栅氧化层；在其余衬底上形成第二栅氧化层；形成浮栅多晶硅层；形成介质层；形成控制栅多晶硅层；在衬底中形成重掺杂区；在部分浮栅多晶硅层上表面形成台阶；形成层间绝缘层；形成第一导电插塞、第二导电插塞和第三导电插塞。本申请通过在浮栅多晶硅层底部形成由第一栅氧化层和第二栅氧化层构成的组合氧化层结构，可以在形成接触孔时有效缓解刻蚀对浮栅多晶硅层底部的组合氧化层的损伤，改善了器件的电性能；此外，本申请形成并联的第一电容器、第二电容器和第三电容器，并且将第三电容器中的第二栅氧化层的厚度减薄，最大限度地增加了器件电容器的静电容量。件电容器的静电容量。件电容器的静电容量。

【技术实现步骤摘要】
非易失性存储器件及其制备方法


[0001]本申请涉及半导体制造
，具体涉及一种非易失性存储器件及其制备方法。

技术介绍

[0002]图1是现有技术中的具有栅氧电容和PIP电容器的并联电容结构的非易失性存储器件的结构示意图。其中，衬底中形成有N型重掺杂区(N+Junction)6。衬底1表面形成有低压栅氧2，低压栅氧2上形成有P型掺杂的浮栅3、ONO介质层(堆叠的Oxide+Nitride+Oxide)4和P型掺杂的控制栅5。进一步的，P型掺杂的控制栅5、P型掺杂的浮栅3以及N型重掺杂区6上形成有层间绝缘层7。进一步的，层间绝缘层7中形成有接触孔结构一8、接触孔结构二9、接触孔结构二9
’
和接触孔结构三10，此时，非易失性存储器件中构成栅氧电容器(N型重掺杂区6
‑
低压栅氧2
‑
浮栅3)和PIP电容器(浮栅3
‑
ONO介质层4
‑
控制栅5)。
[0003]此外，非易失性存储器件后段的结构可以参考常规的非易失性存储器件的现有结构。
[0004]现有的非易失性存储器件中，低压栅氧层的厚度较薄，通常在以下，浮栅层和控制栅层采用多晶硅材料，用作PIP(poly
‑
insulation
‑
poly)电容器的电极。接触孔填充结构分别是用于连接浮栅层，控制栅层和重掺杂区,从而并列连接栅氧电容和PIP电容器，呈现出电容器的最大静电容量。
[0005]如图1所示，连接浮栅3的接触孔结构一8在接触孔刻蚀时为了缓解刻蚀带来的应力损伤、膜层质量以及形貌损伤等损伤的影响，通常会在底部有栅氧的浮栅3上形成接触孔。为了增加电容器的静电容量，在有源区上的浮栅3底部使用低压栅氧2，在刻蚀浮栅3上部的接触孔结构一8的接触孔时，因刻蚀带来的应力损伤、膜层质量以及形貌损伤等损伤影响，容易造成厚度较薄的低压栅氧2受损，从而影响非易失性存储器件的电性能。

技术实现思路

[0006]本申请提供了一种非易失性存储器件及其制备方法，可以解决在非易失性存储器件中，形成接触孔造成浮栅底部的低压栅氧受损，从而影响非易失性存储器件的电性能的问题。
[0007]一方面，本申请实施例提供了一种非易失性存储器件的制备方法，包括：
[0008]提供一衬底；
[0009]形成第一栅氧化层，所述第一栅氧化层覆盖所述衬底；
[0010]在所述衬底上定义高压区和低压区，去除所述低压区的所述第一栅氧化层；
[0011]形成第二栅氧化层，所述第二栅氧化层覆盖所述低压区的衬底，其中，所述第一栅氧化层的厚度大于所述第二栅氧化层的厚度，并且所述第二栅氧化层的面积大于所述第一栅氧化层的面积；
[0012]形成浮栅多晶硅层，所述浮栅多晶硅层覆盖所述第一栅氧化层和所述第二栅氧化
层；
[0013]形成介质层，所述介质层覆盖所述浮栅多晶硅层；
[0014]形成控制栅多晶硅层，所述控制栅多晶硅层覆盖所述介质层；
[0015]刻蚀所述高压区第一部分区域的所述控制栅多晶硅层、所述介质层、所述浮栅多晶硅层和所述第一栅氧化层以露出第一部分衬底，以及，刻蚀所述低压区部分区域的所述控制栅多晶硅层、所述介质层、所述浮栅多晶硅层和所述第二栅氧化层以露出第二部分衬底；
[0016]对所述第一部分衬底、所述第二部分衬底进行离子注入工艺，以对应形成多个重掺杂区；
[0017]刻蚀所述高压区第二部分区域的所述控制栅多晶硅层和所述介质层至所述浮栅多晶硅层上表面，以形成台阶；
[0018]形成层间绝缘层，所述层间绝缘层覆盖所述台阶、所述控制栅多晶硅层和所述重掺杂区；以及
[0019]形成第一导电插塞、第二导电插塞和多个第三导电插塞，所述第一导电插塞贯穿所述层间绝缘层并与所述台阶表面的所述浮栅多晶硅层连接，所述第二导电插塞贯穿所述层间绝缘层并与所述控制栅多晶硅层连接，至少一个所述第三导电插塞贯穿所述高压区的所述层间绝缘层并与所述重掺杂区连接；至少一个所述第三导电插塞贯穿所述低压区的所述层间绝缘层并与所述重掺杂区连接；
[0020]其中，所述重掺杂区、所述第一栅氧化层和所述浮栅多晶硅层构成第一电容器；所述浮栅多晶硅层、所述介质层和所述控制栅多晶硅层构成第二电容器；所述重掺杂区、所述第二栅氧化层和所述浮栅多晶硅层构成第三电容器。
[0021]可选的，在所述非易失性存储器件的制备方法中，所述第一栅氧化层的厚度大于优选的，所述第一栅氧化层的厚度为
[0022]可选的，在所述非易失性存储器件的制备方法中，所述第二栅氧化层的厚度小于优选的，所述第二栅氧化层的厚度为
[0023]可选的，在所述非易失性存储器件的制备方法中，所述介质层为ONO介质层。
[0024]可选的，在所述非易失性存储器件的制备方法中，对所述第一部分衬底、所述第二部分衬底进行N型重掺杂离子注入工艺，以对应形成多个N型重掺杂区。
[0025]可选的，在所述非易失性存储器件的制备方法中，所述浮栅多晶硅层和所述控制栅多晶硅层均为P型掺杂。
[0026]可选的，在所述非易失性存储器件的制备方法中，所述层间绝缘层的材质为TEOS。
[0027]可选的，在所述非易失性存储器件的制备方法中，形成第一导电插塞、第二导电插塞和第三导电插塞的步骤包括：
[0028]刻蚀所述层间绝缘层以在所述层间绝缘层中形成第一接触孔、第二接触孔和第三接触孔，其中，所述第一接触孔露出所述台阶位置的所述浮栅多晶硅层，所述第二接触孔露出所述控制栅多晶硅层，所述第三接触孔露出所述重掺杂区；
[0029]在所述第一接触孔、所述第二接触孔和所述第三接触孔中填充金属材料以对应得到第一导电插塞、第二导电插塞和第三导电插塞。可选的，填充所述第一接触孔、所述第二
接触孔和所述第三接触孔的金属材料可以选择钨(W)或者铜(Cu)等材料。
[0030]可选的，在所述非易失性存储器件的制备方法中，在对所述第一部分衬底、所述第二部分衬底进行离子注入工艺，以对应形成多个重掺杂区之后，以及在刻蚀所述高压区第二部分区域的所述控制栅多晶硅层和所述介质层至所述浮栅多晶硅层上表面，以形成台阶之前，所述非易失性存储器件的制备方法还包括：
[0031]执行热退火工艺，以激活所述重掺杂区中的掺杂离子。
[0032]另一方面，本申请实施例还提供了一种非易失性存储器件，包括：
[0033]衬底，所述衬底包含高压区和低压区；
[0034]第一栅氧化层，所述第一栅氧化层覆盖所述高压区的衬底；
[0035]第二栅氧化层，所述第二栅氧化层覆盖所述低压区的衬底，其中，所述第一栅氧化层的厚度大于所述第二栅氧化层的厚度，并且所述第二栅氧化层的面积大于所述第一栅氧化层的面积；
[0036]浮栅多晶硅层，所述浮栅多晶硅层覆盖所述第一栅氧化层和所述第二栅氧化层；
[0037]介质层，所述介质层覆本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器件的制备方法，其特征在于，包括：提供一衬底；形成第一栅氧化层，所述第一栅氧化层覆盖所述衬底；在所述衬底上定义高压区和低压区，去除所述低压区的所述第一栅氧化层；形成第二栅氧化层，所述第二栅氧化层覆盖所述低压区的衬底，其中，所述第一栅氧化层的厚度大于所述第二栅氧化层的厚度，并且所述第二栅氧化层的面积大于所述第一栅氧化层的面积；形成浮栅多晶硅层，所述浮栅多晶硅层覆盖所述第一栅氧化层和所述第二栅氧化层；形成介质层，所述介质层覆盖所述浮栅多晶硅层；形成控制栅多晶硅层，所述控制栅多晶硅层覆盖所述介质层；刻蚀所述高压区第一部分区域的所述控制栅多晶硅层、所述介质层、所述浮栅多晶硅层和所述第一栅氧化层以露出第一部分衬底，以及，刻蚀所述低压区部分区域的所述控制栅多晶硅层、所述介质层、所述浮栅多晶硅层和所述第二栅氧化层以露出第二部分衬底；对所述第一部分衬底、所述第二部分衬底进行离子注入工艺，以对应形成多个重掺杂区；刻蚀所述高压区第二部分区域的所述控制栅多晶硅层和所述介质层至所述浮栅多晶硅层上表面，以形成台阶；形成层间绝缘层，所述层间绝缘层覆盖所述台阶、所述控制栅多晶硅层和所述重掺杂区；以及形成第一导电插塞、第二导电插塞和多个第三导电插塞，所述第一导电插塞贯穿所述层间绝缘层并与所述台阶表面的所述浮栅多晶硅层连接，所述第二导电插塞贯穿所述层间绝缘层并与所述控制栅多晶硅层连接，至少一个所述第三导电插塞贯穿所述高压区的所述层间绝缘层并与所述重掺杂区连接；至少一个所述第三导电插塞贯穿所述低压区的所述层间绝缘层并与所述重掺杂区连接；其中，所述重掺杂区、所述第一栅氧化层和所述浮栅多晶硅层构成第一电容器；所述浮栅多晶硅层、所述介质层和所述控制栅多晶硅层构成第二电容器；所述重掺杂区、所述第二栅氧化层和所述浮栅多晶硅层构成第三电容器。2.根据权利要求1所述的非易失性存储器件的制备方法，其特征在于，所述第一栅氧化层的厚度大于250
Å
。3.根据权利要求1所述的非易失性存储器件的制备方法，其特征在于，所述第二栅氧化层的厚度小于80
Å
。4.根据权利要求1所述的非易失性存储器件的制备方法，其特征在于，所述介质层为ONO介质层。5.根据权利要求1所述的非易失性存储器件的制备方法，其特征在于，对所述第一部分衬底、所述第二部分衬底进行N型重掺杂离子注入工艺，以对应形成多个N型重掺杂区。6.根据权利要求1所述的非易失性存储器件的制备方法，其特征在于，所述浮栅...

【专利技术属性】
技术研发人员：文才煥，朴鍾旻，金汉洙，高伟，申女，
申请(专利权)人：联和存储科技江苏有限公司，
类型：发明
国别省市：