存储器装置制造方法及图纸

一种存储器装置包含：第一、第二芯片，其在被划分为第一区域、第二区域及第三区域的第一表面上彼此接触。所述第一芯片包含：衬底，其包含第一导电类型的第一扩散区域及第二导电类型的第二扩散区域；第一电极单位，其包含连续导体；及第二电极单位。所述第二芯片包含：第一互连层；第三电极单位；第四电极单位；第一壁单位，其包含连续导体；及第二壁单位。由所述第一电极单位及所述第二电极单位覆盖的面积与所述第二区域的第一比率以及由所述第三电极单位及所述第四电极单位覆盖的面积与所述第二区域的第二比率中的每一者为3％到40％。区域的第二比率中的每一者为3％到40％。区域的第二比率中的每一者为3％到40％。

【技术实现步骤摘要】
存储器装置
[0001]相关申请案的交叉引用
[0002]本申请案基于并主张2022年3月24日申请的第2022
‑
048021号日本专利申请案的优先权，所述申请案的全部内容以引用的方式并入本文中。


[0003]本文所描述的实施例大体上涉及存储器装置。

技术介绍

[0004]NAND快闪存储器被称为能够以非易失性方式在其中存储数据的存储器装置。在例如NAND快闪存储器的存储器装置中，三维存储器结构用于更高的集成度及更大的容量。

技术实现思路

[0005]一般来说，根据一个实施例，一种存储器装置包含：第一芯片及第二芯片，其在被划分为第一区域、环绕所述第一区域的第二区域及环绕所述第二区域的第三区域的第一表面上彼此接触。所述第一芯片包含：衬底，其包含第一导电类型的第一扩散区域及不同于所述第一导电类型的第二导电类型的第二扩散区域；第一电极单位，其包含在所述第二区域中环绕所述第一区域的连续导体；及第二电极单位，其环绕所述第一区域同时在所述第二区域中与所述第一电极单位间隔开。所述第二芯片包含：第一互连层；第三电极单位，其包含在所述第二区域中环绕所述第一区域的连续导体并与所述第一电极单位接触；第四电极单位，其环绕所述第一区域同时在所述第二区域中与所述第三电极单位间隔开并与所述第二电极单位接触；第一壁单位，其与所述第一互连层接触，包含环绕所述第一区域的连续导体，并经由所述第三电极单位及所述第一电极单位电耦合到所述第一扩散区域；及第二壁单位，其与所述第一互连层接触，环绕所述第一区域同时与所述第一壁单位间隔开，并经由所述第四电极单位及所述第二电极单位电耦合到所述第二扩散区域。由所述第一电极单位及所述第二电极单位覆盖的面积与所述第二区域的第一比率以及由所述第三电极单位及所述第四电极单位覆盖的面积与所述第二区域的第二比率中的每一者等于或大于3％且等于或小于40％。
[0006]根据所述实施例，可改进存储器装置的良率。
附图说明
[0007]图1是说明根据第一实施例的包含存储器装置的存储器系统的配置的实例的框图。
[0008]图2是说明根据第一实施例的包含在存储器装置中的存储器单元阵列的电路配置的实例的电路图。
[0009]图3是提供根据第一实施例的存储器装置的接合结构的概述的透视图。
[0010]图4是说明根据第一实施例的存储器装置的接合垫的平面布局的实例的平面图。
[0011]图5是说明根据第一实施例的存储器装置的放电垫区域中的接合垫的平面布局的实例的平面图。
[0012]图6是说明根据第一实施例的存储器装置的外部虚设垫区域中的接合垫的平面布局的实例的平面图。
[0013]图7是说明根据第一实施例的存储器装置的截面结构的实例的截面图。
[0014]图8是说明根据第一实施例的存储器装置的放电垫区域中的壁结构及接合垫的一部分的平面布局的实例的平面图。
[0015]图9是说明根据第一实施例的存储器装置的接合垫的截面结构的实例的截面图。
[0016]图10是说明根据第一实施例的存储器装置的存储器单元阵列的截面结构的实例的截面图。
[0017]图11是沿图10中的线XI
‑
XI获取的截面图，其说明根据第一实施例的存储器装置的存储器柱的截面结构的实例。
[0018]图12是说明根据第二实施例的存储器装置的接合垫的截面结构的第一实例的截面图。
[0019]图13是说明根据第二实施例的存储器装置的接合垫的截面结构的第二实例的截面图。
[0020]图14是说明根据第三实施例的存储器装置的放电垫区域中的壁结构及接合垫的一部分的平面布局的第一实例的平面图。
[0021]图15是说明根据第三实施例的存储器装置的放电垫区域中的接合垫的平面布局的第一实例的平面图。
[0022]图16是说明根据第三实施例的存储器装置的放电垫区域中的壁结构及接合垫的一部分的平面布局的第二实例的平面图。
[0023]图17是说明根据第三实施例的存储器装置的放电垫区域中的接合垫的平面布局的第二实例的平面图。
[0024]图18是说明根据第一修改的存储器装置的接合垫的平面布局的实例的平面图。
[0025]图19是说明根据第一修改的存储器装置的截面结构的实例的截面图。
[0026]图20是说明根据第二修改的存储器装置的截面结构的实例的截面图。
具体实施方式
[0027]下面将参考附图描述实施例。图中的尺寸及比率不一定与实际尺寸及比率相同。
[0028]在以下描述中，具有大体上相同的功能及配置的组件由相同的参考符号表示。在某些部分中，具有类似配置的组件由相同的参考符号表示，当其彼此明确区分时，在其端部处具有不同的字符或数字。
[0029]1.第一实施例
[0030]1.1配置
[0031]1.1.1存储器系统的配置
[0032]图1是说明根据第一实施例的包含存储器装置的存储器系统的配置的实例的框图。存储器系统1是经配置以连接到外部主机装置(未说明)的存储装置。例如，存储器系统1是存储器卡，例如SD
TM
卡、通用快闪存储装置(UFS)或固态驱动器(SSD)。存储器系统1包含存
储器控制器2及存储器装置3。
[0033]例如，存储器控制器2包含集成电路，例如芯片上系统(SoC)。存储器控制器2响应于来自主机装置的请求控制存储器装置3。例如，明确来说，存储器控制器2将由主机装置请求写入的数据写入存储器装置3中。进一步来说，存储器控制器2从存储器装置3读取由主机装置请求读取的数据，并将数据传输到主机装置。
[0034]存储器装置3是非易失性存储器。例如，存储器装置3是NAND快闪存储器。存储器装置3以非易失性方式在其中存储数据。
[0035]存储器控制器2与存储器装置3之间的通信符合例如单数据速率(SDR)接口、切换双数据速率(DDR)接口或开放NAND闪存接口(ONFI)。
[0036]1.1.2存储器装置的配置
[0037]随后，将参考图1中所说明的框图描述根据第一实施例的存储器装置的内部配置。例如，存储器装置3包含存储器单元阵列10、命令寄存器11、地址寄存器12、定序器13、驱动器模块14、行解码器模块15及感测放大器模块16。
[0038]存储器单元阵列10包含多个块BLK0到BLKn(n是1或大于1的整数)。包含在存储器单元阵列10中的块BLK的数量可为一个。块BLK是多个存储器单元的集合。例如，块BLK用作数据擦除单位。进一步来说，在存储器单元阵列10中提供多个位线及多个字线。例如，使存储器单元中的每一者对应于位线及字线。稍后将描述存储器单元阵列10的详细配置。
[0039]命令寄存器11在其中存储由存储器装置3从存储器控制器2接收的命令CMD。例如，命令CMD包含用于致使定序器13执行读取操作、写入操作、擦除操作等的命令。
[0040]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其包括第一芯片及第二芯片，其在被划分为第一区域、环绕所述第一区域的第二区域及环绕所述第二区域的第三区域的第一表面上彼此接触，其中所述第一芯片包含：衬底，其包含第一导电类型的第一扩散区域及不同于所述第一导电类型的第二导电类型的第二扩散区域；第一电极单位，其包含在所述第二区域中环绕所述第一区域的连续导体；及第二电极单位，其环绕所述第一区域同时在所述第二区域中与所述第一电极单位间隔开，所述第二芯片包含：第一互连层；第三电极单位，其包含在所述第二区域中环绕所述第一区域的连续导体并与所述第一电极单位接触；第四电极单位，其环绕所述第一区域同时在所述第二区域中与所述第三电极单位间隔开并与所述第二电极单位接触；第一壁单位，其与所述第一互连层接触，包含环绕所述第一区域的连续导体，并经由所述第三电极单位及所述第一电极单位电耦合到所述第一扩散区域；及第二壁单位，其与所述第一互连层接触，环绕所述第一区域同时与所述第一壁单位间隔开，并经由所述第四电极单位及所述第二电极单位电耦合到所述第二扩散区域，且由所述第一电极单位及所述第二电极单位覆盖的面积与所述第二区域的第一比率以及由所述第三电极单位及所述第四电极单位覆盖的面积与所述第二区域的第二比率中的每一者等于或大于3％且等于或小于40％。2.根据权利要求1所述的存储器装置，其中所述第三电极单位与所述第四电极单位之间的距离比所述第一壁单位与所述第二壁单位之间的距离长。3.根据权利要求1所述的存储器装置，其中所述第二电极单位、所述第四电极单位及所述第二壁单位中的每一者包含环绕所述第一区域的连续导体。4.根据权利要求1所述的存储器装置，其中所述第二电极单位、所述第四电极单位及所述第二壁单位中的每一者包含多个导体，所述导体经布置以环绕所述第一区域同时彼此间隔开。5.根据权利要求1所述的存储器装置，其中所述第一表面中的所述第一电极单位的面积与所述第一表面中的所述第三电极单位的面积大体上相同。6.根据权利要求1所述的存储器装置，其中所述第一表面中的所述第一电极单位的面积不同于所述第一表面中的所述第三电极单位的面积。7.根据权利要求1所述的存储器装置，其中所述第一芯片进一步包含提供于所述第三区域中的第五电极单位，
所述第二芯片进一步包含提供于所述第三区域中并与所述第五电极单位接触的第六电极单位，且所述第五电极单位及所述第六电极单位与所述衬底电绝缘。8.根据权利要求7所述的存储器装置，其中由所述第五电极单位覆盖的面积与所述第三区域的第三比率以及由所述第六电极单位覆盖的面积与所述第三区域的第四比率中的每一者等于或大于3％且等于或小于20％。9.根据权利要求7所述的存储器装置，其中由所述第五电极单位覆盖的面积与所述第三区域的第三比率等于或大于所述第一比率的三分之一且等于或小于所述第一比率的三分之二，且由所述第六电极单位覆盖的面积与所述第三区域的第四比率等于或大于所述第二比率的三分之一且等于或小于所述第二比率的三分之二。10.根据权利要求1所述的存储器装置，其中所述第一芯片进一步包含提供于所述第三区域中的第七电极单位，且所述第二芯片进一步包含：第八电极单位，其提供于所述第三区域中并与所述第七电极单位接触；及第三壁单位，其环绕所述第二区域并经由所述第八电极单位及所述第七电极单位电耦合到所述衬底。11.根据权利要求1所述的存储器装置，其中所述第一区域被划分为第四区域及环绕所述第四区域的第五区域，所述第一芯片进一步包含：第九电极单位，其提供于所述第四区域中；及第十电极单位，其提供于所述第五区域中，所述第二芯片进一步包含：第十一电极单位，其提供于所述第四区域中并与所述第九电极单位接触；及第十二电极单位，其提供于所述第五区域中并与所述第十电极单位接触，所述第九电极单位及所述第十一电极单位电耦合到所述衬底，且所述第十电极单位及所述第十二电极单位与所述衬底电绝缘。12...

【专利技术属性】
技术研发人员：川西绚子，荒井伸也，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：