实施方式提供适合于高性能化的半导体存储装置以及半导体存储装置的制造方法。实施方式的半导体存储装置具备第一布线、第二布线、柱状绝缘部、以及第一绝缘层。所述第一绝缘层具有第一缘。在将所述第一缘上且最靠近所述柱状绝缘部的位置设为第一位置、将所述第一绝缘层中的与所述第一缘不同的位置且最靠近所述柱状绝缘部的位置设为第二位置、将沿着所述第一缘的虚拟线设为第一虚拟线、将连结所述第一位置与所述第二位置的虚拟线设为第二虚拟线时，从所述第一绝缘层的内侧观察到的所述第一虚拟线与所述第二虚拟线所成的交叉角度为90度以上。度以上。度以上。
【技术实现步骤摘要】
半导体存储装置以及半导体存储装置的制造方法
[0001]相关申请的参照
[0002]本申请以日本专利申请2022－043735号(申请日：2022年3月18日)为基础申请而享受优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
[0003]本专利技术的实施方式涉及半导体存储装置以及半导体存储装置的制造方法。
技术介绍
[0004]已知一种半导体存储装置，其具有绝缘层和字线交替地层叠而成的层叠体、以及贯通该层叠体的柱状体。
技术实现思路
[0005]本专利技术要解决的技术问题是提供适合于高性能化的半导体存储装置以及半导体存储装置的制造方法。
[0006]实施方式的半导体存储装置具备第一布线、第二布线、柱状绝缘部、第一沟道部、第一电荷累积部、第二沟道部、第二电荷累积部、以及第一绝缘层。所述第一布线沿着第一方向延伸。所述第二布线在与所述第一方向交叉的第二方向上与所述第一布线分离，沿着所述第一方向延伸。所述柱状绝缘部位于所述第一布线与所述第二布线之间，沿着与所述第一方向以及所述第二方向交叉的第三方向延伸。所述第一沟道部位于所述第一布线与所述柱状绝缘部之间，沿着所述第三方向延伸。所述第一电荷累积部位于所述第一布线与所述第一沟道部之间。所述第二沟道部位于所述第二布线与所述柱状绝缘部之间，沿着所述第三方向延伸。所述第二电荷累积部位于所述第二布线与所述第二沟道部之间。所述第一绝缘层在所述第一方向上与所述柱状绝缘部并排，设于所述第一布线与所述第二布线之间，并且，至少一部分设于所述第一电荷累积部与所述第二电荷累积部之间。所述第一绝缘层具有第一缘。所述第一缘在所述第二方向上位于所述第一绝缘层的端部并沿着所述第一方向延伸。在沿着所述第一方向以及所述第二方向的剖面中，在将所述第一缘上且最靠近所述柱状绝缘部的位置设为第一位置、将所述第一绝缘层中的与所述第一缘不同的位置且最靠近所述柱状绝缘部的位置设为第二位置、将沿着所述第一缘的虚拟线设为第一虚拟线、将连结所述第一位置与所述第二位置的虚拟线设为第二虚拟线时，从所述第一绝缘层的内侧观察到的所述第一虚拟线与所述第二虚拟线所成的交叉角度为90度以上。
附图说明
[0007]图1是表示第一实施方式的半导体存储装置的构成的框图。
[0008]图2是表示第一实施方式的存储器单元阵列的一部分的等效电路的图。
[0009]图3是表示第一实施方式的存储器单元阵列的一部分的构成的立体图。
[0010]图4是沿着图3中示出的层叠体的F4－F4线的剖面图。
[0011]图5是沿着图4中示出的层叠体的F5－F5线的剖面图。
[0012]图6A是表示第一实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0013]图6B是表示第一实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0014]图6C是表示第一实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0015]图6D是表示第一实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0016]图6E是表示第一实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0017]图6F是表示第一实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0018]图6G是表示第一实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0019]图6H是表示第一实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0020]图7是表示第二实施方式的半导体存储装置的存储器单元阵列的剖面图。
[0021]图8A是表示第二实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0022]图8B是表示第二实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0023]图8C是表示第二实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0024]图8D是表示第二实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0025]图9是表示第三实施方式的半导体存储装置的存储器单元阵列的剖面图。
[0026]图10A是表示第三实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0027]图10B是表示第三实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0028]图10C是表示第三实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0029]图10D是表示第三实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0030]图10E是表示第三实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0031]图10F是表示第三实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0032]图10G是表示第三实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0033]图11是表示第三实施方式的变形例的半导体存储装置的存储器单元阵列的剖面图。
[0034]图12是表示第四实施方式的半导体存储装置的存储器单元阵列的剖面图。
[0035]图13A是表示第四实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0036]图13B是表示第四实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0037]图13C是表示第四实施方式的半导体存储装置的制造工序的一部分的剖面图。
[0038]图14是表示第一至第四实施方式的变形例的半导体存储装置的存储器单元阵列的剖面图。
具体实施方式
[0039]以下，参照附图对实施方式的半导体存储装置以及半导体存储装置的制造方法进行说明。在以下的说明中，对具有相同或者类似的功能的构成标注相同的附图标记。并且，有时省略这些构成的重复的说明。在以下的说明中，在末尾标注有伴随着用于区分的数字或者英文字母的参照附图标记的构成要素有时也可以不被相互区分，有时省略末尾的数字或者英文字母。
[0040]在本申请中，“平行”、“正交”或者“相同”可以分别包含“大致平行”、“大致正交”或者“大致相同”的情况。“连接”并不限定于机械式的连接，可以包含电连接。即，“连接”并不
限定于多个要素直接地连接的情况，可以包含多个要素在其间夹设其他要素而连接的情况。“相邻”或者“并排”并不限定于多个要素相接的情况，可以包含多个要素相互分离的情况(例如，在多个要素之间夹设有其他要素的情况)。“绝缘部”、“绝缘层”或者“绝缘膜”广泛地意味着为了电绝缘而设置的部位，并不限定于仅由绝缘材料形成的部件。“绝缘部”、“绝缘层”或者“绝缘膜”也可以包含由绝缘材料以外的材料(例如，半导体材料)形成的部分。
[0041]此外，首先，定义+X方向、－X方向、+Y方向、－Y方向、+Z方向以及－Z方向。+X方向、－X方向、+Y方向以及－Y方向是沿着后述的硅基板10的表面的方向。+X方向是后述的位线BL延伸的方向。－X方向是+X方向的相反方向。在不区分+X方向与－X方向的情况下，仅称作“本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体存储装置，具备：第一布线，沿着第一方向延伸；第二布线，在与所述第一方向交叉的第二方向上与所述第一布线分离，沿着所述第一方向延伸；柱状绝缘部，位于所述第一布线与所述第二布线之间，沿着与所述第一方向以及所述第二方向交叉的第三方向延伸；第一沟道部，位于所述第一布线与所述柱状绝缘部之间，沿着所述第三方向延伸；第一电荷累积部，位于所述第一布线与所述第一沟道部之间；第二沟道部，位于所述第二布线与所述柱状绝缘部之间，沿着所述第三方向延伸；第二电荷累积部，位于所述第二布线与所述第二沟道部之间；以及第一绝缘层，在所述第一方向上与所述柱状绝缘部并排，设于所述第一布线与所述第二布线之间，并且，至少一部分设于所述第一电荷累积部与所述第二电荷累积部之间，所述第一绝缘层具有第一缘，所述第一缘在所述第二方向上位于所述第一绝缘层的端部并沿着所述第一方向延伸，在沿着所述第一方向以及所述第二方向的剖面中，在将所述第一缘上且最靠近所述柱状绝缘部的位置设为第一位置、将所述第一绝缘层中的与所述第一缘不同的位置且最靠近所述柱状绝缘部的位置设为第二位置、将沿着所述第一缘的虚拟线设为第一虚拟线、将连结所述第一位置与所述第二位置的虚拟线设为第二虚拟线时，从所述第一绝缘层的内侧观察到的所述第一虚拟线与所述第二虚拟线所成的交叉角度为90度以上。2.根据权利要求1所述的半导体存储装置，其中，所述第一绝缘层具有第一端部和第一绝缘部，所述第一端部包含所述第一缘，所述第一绝缘部位于所述第一绝缘层中从所述第一缘向所述第二方向远离的位置，所述第一端部包含倾斜部，所述倾斜部以如下方式倾斜：随着在所述第一方向上接近所述柱状绝缘部而向所述第一绝缘部接近。3.根据权利要求2所述的半导体存储装置，其中，还具备第一绝缘膜，所述第一绝缘膜位于所述第一布线与所述第一电荷累积部之间，所述第一绝缘膜的一部分沿着所述倾斜部设置。4.根据权利要求3所述的半导体存储装置，其中，具备柱状体，所述柱状体包含：所述柱状绝缘部、包括所述第一沟道部和所述第二沟道部在内的沟道层、以及包围所述沟道层的第二绝缘膜，所述柱状体具有在所述第一方向上与所述倾斜部并排的部分，所述倾斜部的所述第一方向的尺寸与所述倾斜部的所述部分的所述第一方向的尺寸的一半这两者的合计尺寸，大于等于所述柱状体的所述第一方向的最大尺寸的一半。5.根据权利要求2至4中任一项所述的半导体存储装置，其中，所述第一端部包含一个以上的绝缘膜，所述一个以上的绝缘膜与所述第一绝缘部相比，对于湿式蚀刻的耐性较弱。6.根据权利要求5所述的半导体存储装置，其中，所述一个以上的绝缘膜是与所述第一绝缘部相比成膜温度较低、结晶化率较低、或者除硅及氧以外的杂质的含有率较高的膜。
7.根据权利要求2至4中任一项所述的半导体存储装置，其中，所述第一端部包含所述第二方向的膜厚为10nm以下的多个绝缘膜。8.根据权利要求2至4中任一项所述的半导体存储装置，其中，所述第一端部包含材料与所述第一绝缘部不同的不同种绝缘膜。9.根据权利要求8所述的半导体存储装置，其中，所述不同种绝缘膜是半导体膜。10.根据权利要求1所述的半导体存储装置，其中，具备：第一绝缘膜，位...
【专利技术属性】
技术研发人员：森勇介，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。