锁频装置制造方法及图纸

本发明专利技术为一种锁频装置包含一数字控制震荡器与一比较单元。该数字控制震荡器用以产生一输出频率信号。比较单元接收一保持连接信号及／或一帧起始信息与输出频率信号，且比较保持连接信号及／或一帧起始信息与输出频率信号，以产生一校正信号。而数字控制震荡器根据校正信号来调整输出频率信号的频率，以将输出频率信号的频率锁定传输应用上的一特定预设频率。

【技术实现步骤摘要】

本专利技术关于一种锁频装置，特别是关于一种应用于通用序列总线中的 锁频装置。
技术介绍
图1是显示美国专利US6，297，705号揭露的应用于通用序列总线 (Universal Serial Bus, USB)数据传输的一种锁频装置10。该锁频装置10 是将震荡器142的输出频率锁定，使该输出频率的频率等于输入至锁频装 置10的输入数据流的速率(mte)。此技术的主要目的是为了能够精确的将 震荡器142的输出锁定输入数据流的速率、而不需要外部组件的配合，且 在单一个数据封包(packet)输入时能利用粗调及/或微调的方式来提供多种 相位(phases)。图1所示，锁频装置10包含一控制电路102与一震荡逻辑电路104。 该控制电路102接收一输入数据流(incoming data stream)DATA与一输入 信号PACKET,且输出一控制信号CNTR与一更正信号FACTOR。其中， 该输入数据流DATA为 一 串数据封包。锁频装置10先对输入数据流DATA 进行量测，以产生上述更正信号FACTOR而达到自动锁定其输出信号 OUT的震荡频率，使该输出信号OUT的频率能够锁定输入数据流DATA 的频率。该控制电路102包含一控制逻辑单元103与及计数电路106。控制逻 辑单元103输出一调整信号C/F与一控制信号CNTRS/S至计数电路106。 须注意，输出信号OUT是根据调整信号C/F并参考整个封包信号(输入信 号PACKET)来进行其震荡频率的粗调或微调。而控制信号CNTRS/S是用 以启动或停止计数电路106。计数电路106包含一校正电路(开始/停止计 数器)150与一查询表152。查询表152用以储存可决定如何调整输出信号 OUT震荡频率的参数，且其可根据调整信号C/F与开始/停止计数器150所计数的数值来提供相对应的调整参数、产生更正信号FACTOR,而达成 调整输出信号OUT震荡频率的功效。震荡逻辑电路104包含一震荡器控制电路140与一震荡器142。震荡 逻辑电路104接收控制信号CNTR与更正信号FACTOR,产生输出信号 OUT。该控制信号CNTR是用以决定是否调整输出信号OUT的震荡频率。 而更正信号FACTOR可为一粗调或一微调的偏移值(offset value)(多重位 的数字值)，用以对震荡信号DIGOUT进行粗调或微调的控制。而震荡器 142根据该震荡信号DIGOUT来产生输出信号OUT。此现有技术的锁频装置10的粗调与微调运作方式叙述如下首先， 开始/停止计数器150先进行粗调运作，其计数输入信号PACKET的边缘 数(edges)至任一预设数值后，将其所计数的数值馈入査询表152找寻对应 该数值的校正参数、进而产生更正信号FACTOR给加法器163。而加法器 163再将更正信号FACTOR的数值与原本的设定数值ST相加后传给震荡 器设定单元160、以产生震荡信号DIGOUT。之后，其以较长的时间来重 复对输出信号OUT进行微调来达到较佳的调整精度。也就是在粗调动作 完成后，开始/停止计数器150开始进行微调处理，且参考查询表中的微调 参数部份来产生偏移值，并将偏移值透过更正信号FACTOR来增加(add) 或减少(subtract)信号DIGOUT的数值。由此可提供震荡器142的输出信号 OUT所需的准确震荡频率，而使输出信号OUT的频率锁定输入数据流的 速率。虽然，现有锁频装置10的输出信号OUT的频率可准确的锁定输入数 据流的速率，但是其更正信号FACTOR是根据通用序列总线的数据封包 (USBpackets)来产生，如此在线路设计与实际运作时会较复杂、容易发生 错误。再者，锁频装置10还在其内部设置一査询表来提供对应计数值的 参数，由于査询表的数据建置需要使用到大量的内存空间，因此将增加锁 频装置10的内存成本。上述两个问题将造成整体装置的生产成本提高、 以及使用时的耗电量增加。
技术实现思路
针对上述问题，本专利技术的目的的一在提供一种具有低生产成本、低复杂度、及低电力消耗的锁频装置。本专利技术的实施例提供了一种锁频装置，其包含一数字控制震荡器与一 比较单元。该数字控制震荡器是用以产生一输出频率信号。比较单元接收一保持连接信号(keep alive signal)及/或帧起始(start of frame)信息与上述输出频率信号，且比较保持连接信号与输出频率信号及/或比较帧起始信息与 输出频率信号，而产生一校正信号。其中，数字控制震荡器是根据校正信 号来调整输出频率信号的频率，以将输出频率信号的频率锁定传输应用上 的一特定(预设)频率。另外，本专利技术的实施例提供了一种锁频方法。该方法包含下列步骤 首先接收一保持连接信号及/或帧起始信息。接着，滤除保持连接信号的噪 声。之后，比较过滤后的保持连接信号与一输出频率信号，以产生一校正 信号。最后，根据校正信号来调整输出频率信号，以将输出频率信号的频 率锁定至传输应用上的一特定(预设)频率。于本专利技术的实施例中，锁频装置与方法的技术是利用保持连接信号来 作为校正信号的参考源，不须如现有技术般利用复杂的封包数据来作为校 正的参考源，而可达成更精准的锁频效果。另外，本专利技术的技术不需使用 查询表。因此，本专利技术的技术在设计电路时会较简单，而可达成降低设计 的复杂度、生产成本、以及电力消耗量的功效。附图说明图1显示一种现有锁频装置的示意图。 图2显示本专利技术一实施例的通用序列总线装置的示意图。 图3A显示本专利技术一实施例的锁频装置的示意图。 图3B显示一 USB 2.0低速度规格的标准保持连接信号的波形图。 图3C显示本专利技术一实施例的比较单元的示意图。 图3D显示本专利技术一实施例的数字控制震荡器的示意图。 图4显示一 USB 2.0低速度规格的实际保持连接信号的波形图。 图5显示本专利技术另一实施例的锁频装置的示意图。 图6显示本专利技术一实施例的锁频方法的流程图。主要元件符号说明10、 22锁频装置102控制电路104震荡逻辑电路103控制逻辑单元106计数电路150、221a计数器152査询表142震荡器140震荡器控制电路160震荡器设定单元163加法器20通用序列总线装置21序列接口引擎221 比较单元222数字控制震荡器221b储存单元221c判断电路221cl、 221c2 判断单元KAS、 KAS'保持连接信号1I0、 2I0、 4I0、 8I0、 16I0、 32I0、 64I0电流源B0 B6 开关51 滤波单元具体实施例方式图2是显示本专利技术一实施例的通用序列总线(Universal Serial Bus,USB) 装置的示意图。该通用序列总线装置20是接收由计算器(例如计算机)产生 的保持连接信号(keep alive signal)KAS及/或帧起始(start of frame)信息 SOF，并与计算器进行通讯与数据传输。通用序列总线装置20包含一序列 接口引擎(Serial Interface Engine, S正)21与一锁频装置22。序列接口引擎 21与锁频装置22均接收保持连接信号KAS及/或帧起始信息SOF，而锁频装置22根据保持连接信号KAS及/或帧起始信息SOF产生一输出频率 信号OF。其中，该输出频率信号O本文档来自技高网...

【技术保护点】
一种锁频装置，其特征在于，包含：　一数字控制震荡器，用以产生一输出频率信号；以及　一比较单元，接收一保持连接信号（ｋｅｅｐ　ａｌｉｖｅ　ｓｉｇｎａｌ）与前述输出频率信号、及／或帧起始（ｓｔａｒｔ　ｏｆ　ｆｒａｍｅ）信息，且比较该 保持连接信号与该输出频率信号，以产生一校正信号；及／或比较该帧起始信息与该输出频率信号，以产生该校正信号；　其中，前述数字控制震荡器根据前述校正信号来调整前述输出频率信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：廖志明，陈嘉章，陈旻益，
申请(专利权)人：松翰科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]