具有宽锁频范围的锁相回路及其操作方法技术

本发明专利技术提供一种具有宽锁频范围的锁相回路及其操作方法。在本发明专利技术锁相回路中，利用一内建的分频系数决定单元实现一锁定监控机制以监视锁相回路中的控制电压。当控制电压大于或小于一规范电压操作范围时，改变多系数分频器中的除数来动态的调整输出频率信号的输出频率。本发明专利技术的具有宽锁频范围的锁相回路及其操作方法，使得锁相回路设计在应用于专用电路时，不需要另外增加控制管脚，所以不会增加使用者的负担并对于集成电路的工艺偏移具有很高的免疫性。

【技术实现步骤摘要】

本专利技术关于一种锁相回路(Phase Locked Loop Circuit，PLL)及相关方法，且特别是关于一种具有宽锁频范围的锁相回路与相关方法。
技术介绍
请参照图1，其所示为公知的锁相回路示意图。该锁相回路100包括相位频率检测器(Phase frequency Detector)10、电荷泵(Charge Pump)20、回路滤波器(Loop filter)30、电压控制振荡器(Voltage Controlled Oscillator)40与分频器(Divider)50。其中，具有一参考频率(fref)的输入频率信号(CKin)由一参考振荡器(Reference Oscillator，未示出)所产生。另外，输入频率信号与一分频信号(frequency divided signal)同时输入该相位频率检测器10。该相位频率检测器10可检测该输入频率信号与该分频信号之间的相位与频率的差异，并输出一相位差信号(Phase Difference Signal)至该电荷泵20。接着，电荷泵20根据该相位差信号的大小输出正比于该相位差信号的一输出电流，并经由该回路滤波器30而对电容器(C1、C2)进行充电，进而产生一控制电压(Vc)至该电压控制振荡器40。该电压控制振荡器40可以根据该控制电压(Vc)产生一输出频率信号(CKout)，使该输出频率信号(CKout)的压控频率(fvco)对应于该控制电压。而分频器50可接收输出频率信号(CKout)并将压控频率(fvco)除以整数M倍(乘上1/M)后产生该分频信号用以输入至该相位频率检测器10，所以锁相回路的输入频率信号(CKin)与输出频率信号(CKout)的频率关系为fvoc＝M*fref。众所周知，由于公知锁相回路100的输出频率信号(CKout)的压控频率(fvco)的操作频率范围仅限定于电压控制振荡器40的谐振频率(Resonant frequency)范围。另外，由于控制电压(Vc)与压控频率(fvco)之间为正比的关系。因此，控制电压(Vc)会被局限于一规范电压操作范围之间。也就是说，公知锁相回路的锁定区间会局限在电压控制振荡器40的操作范围。为了要实现宽操作频率的锁相回路，如图2所示，提出一种具有多系数分频器(Multi-Modulus Divider)的锁相回路。该锁相回路150中的多系数分频器60包括一主分频器62与一分频系数选择单元64。主分频器62可以提供一基本值(M)。而分频系数选择单元64可利用控制管脚来选择切换开关(SW0～SWN)用以选取多个系数值(1、1/2、1/4...1/2N)其中之一。也就是说，经由使用者选取分频系数选择单元64中的一系数值之后，电压控制振荡器40所输出的具有一压控频率(fvco)的一压控频率信号(CKvco)即可被分频系数选择单元64根据该系数值进行第一次分频动作而成为具有一输出频率(fout)的一输出频率信号(CKout)。而输出频率信号(CKout)再经由主分频器62根据该基本值(M)进行第二次分频动作将输出频率信号(CKout)的输出频率(fout)除以整数M倍(乘上1/M)后产生该分频信号。公知的多系数分频器60是利用应用于锁相回路中的一分频系数选择单元64，经由使用者动态的选择分频系数选择单元64中的一系数值后应用于锁相回路中，使得输出频率信号(CKout)的压控频率(fout)可达到宽操作范围的目的。然而，在专用集成电路(Application Specific Integrated Circuit，ASIC)中设计该类型的锁相回路必须额外的提供控制管脚(Control Pin)或控制端来控制切换开关(SW0～SWN)，以选择分频系数选择单元64中的系数值。而增加的控制管脚/控制端会增加使用者操作的困难，并增加设计、测试上的复杂度与成本。因此，如何改进上述缺点，设计一具有内建自动调整机制实现具有宽锁频范围的锁相回路则为业界急需解决的问题。
技术实现思路
本专利技术的目的是提供一种具有宽锁频范围的锁相回路，由一内建的分频系数决定单元根据控制电压来动态的调整输出频率信号的输出频率实现具有宽锁频范围的锁相回路。因此，本专利技术提出一种锁相回路，包括相位频率检测器，可接收具有一参考频率的一输入频率信号与一分频信号，并可检测该输入频率信号与该分频信号之间的相位与频率的差异后输出一相位差信号；一电荷泵，可接收该相位差信号并根据该相位差信号的大小产生相关于该相位差信号的一输出电流；一回路滤波器，可接收该输出电流并平缓该输出电流后转换并输出一控制电压；一电压控制振荡器，可接收该控制电压并根据该控制电压产生具有一压控频率的一压控频率信号；一多系数分频器，可接收该压控频率信号并输出该分频信号与具有一输出频率的一输出频率信号，其中，该多系数分频器具有多个除数可供选择，当该多系数分频器通过选择使用一第一除数时，该压控频率除以该分频信号的频率即为该第一除数；以及，一分频系数决定单元，可接收该相位差信号与该控制电压，当该控制电压不在一规范电压操作范围之间且该相位差信号经由确认无法完成锁定时，控制该多系数分频器不选择该第一除数改为选择所述除数中的一第二除数。根据所述的锁相回路，其中该多系数分频器包括一主分频器，该主分频器可提供一基本值；以及一分频系数选择单元，该分频系数选择单元可提供多个系数值使得所述系数值结合该基本值可形成该多系数分频器的所述除数；其中，通过该分频系数决定单元选择所述系数值中的一第一系数值，该分频系数选择单元可根据该第一系数值进行第一次分频操作使得该压控频率除以该输出频率即为该第一系数值，而该主分频器可根据该基本值进行第二次分频操作使得该输出频率除以该分频信号的频率即为该基本值。根据所述的锁相回路，其中该分频系数决定单元包括一锁定检测器，该锁定检测器接收该相位差信号并判断该相位差信号是否为一锁定状态，当该锁定检测器确定为该锁定状态时，该锁定检测器输出一清除信号；一比较器，该比较器可接收并监测该控制电压并在该控制电压小于或者大于该规范电压操作范围时，该比较器会输出脉冲；一累加器，该累加器连接至该比较器，用以计数该比较器输出的脉冲数目，当该累加器计数的脉冲数目达到一预设数目时，该累加器会发出一调整信号，而当该累加器接收到一清除信号时该累加器会清除累加器中所计数的脉冲数目；一切换控制器，该切换控制器连接至该累加器使得该切换控制器可以根据该调整信号来选择该多系数分频器中的所述除数其中之一。根据所述的锁相回路，其中，该比较器输出脉冲的频率是由该输入频率信号的该参考频率决定。根据所述的锁相回路，其中，当该控制电压小于该规范电压操作范围时，该比较器会由一低Vc信号端输出脉冲；而当该累加器计数的脉冲数目达到该预设数目时，该调整信号即为一上调信号。根据所述的锁相回路，其中，当该控制电压大于该规范电压操作范围时，该比较器会由一高Vc信号端输出脉冲；而当该累加器计数的脉冲数目达到该预设数目时，该调整信号即为一下调信号。根据所述的锁相回路，其中，当该控制电压小于该规范电压操作范围时，该第二除数大于该第一除数；而当该控制电压大于该规范电压操作范围时，该第二除数小于该第一除数。此外，本专利技术提出一种操作一锁相回路的方法，该本文档来自技高网...

【技术保护点】
一种锁相回路，包括：　　　　一相位频率检测器，该相位频率检测器可接收具有一参考频率的一输入频率信号与一分频信号，并可检测该输入频率信号与该分频信号之间的相位与频率的差异后输出一相位差信号；　　　　一电荷泵，该电荷泵可接收该相位差信号并根据该相位差信号的大小产生相关于该相位差信号的一输出电流；　　　　一回路滤波器，该回路滤波器可接收该输出电流并平缓该输出电流后转换并输出一控制电压；　　　　一电压控制振荡器，该电压控制振荡器可接收该控制电压并根据该控制电压产生具有一压控频率的一压控频率信号；　　　　一多系数分频器，该多系数分频器可接收该压控频率信号并输出该分频信号与具有一输出频率的一输出频率信号，其中，该多系数分频器具有多个除数可供选择，当该多系数分频器通过选择使用一第一除数时，该压控频率除以该分频信号的频率即为该第一除数；以及　　　　一分频系数决定单元，该分频系数决定单元可接收该相位差信号与该控制电压，当该控制电压不在一规范电压操作范围之间且该相位差信号经由确认无法完成锁定时，控制该多系数分频器不选择该第一除数改为选择所述除数中的一第二除数。

【技术特征摘要】

【专利技术属性】
技术研发人员：罗仁鸿，魏呈达，
申请(专利权)人：智原科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]