集成芯片制造技术

本实用新型专利技术与集成芯片相关，集成芯片包括覆盖衬底的第一介电层和在第一介电层内的第一导电互连线。接合层在第一介电层上方。接合层包括接合介电层和在接合介电层中的接合互连线。第一带电介电层在沿第一介电层的底部。第二带电的介电层在沿第一介电层的顶部。第一带电介电层和第二带电介电层具有相同的极性。带电介电层和第二带电介电层具有相同的极性。带电介电层和第二带电介电层具有相同的极性。

【技术实现步骤摘要】
集成芯片


[0001]本技术实施例涉及一种集成芯片。

技术介绍

[0002]现代集成芯片包含数百万个半导体组件。半导体组件通过后端工艺(back
‑
end
‑
of
‑
the
‑
line，BEOL)金属互连层进行电气互连，该后端工艺金属互连层延伸到集成芯片上的装置上方的介电层。典型的集成芯片包括多个后端工艺金属互连层，其包括与金属接点(即通孔)垂直耦合在一起的不同尺寸的金属线。一些金属互连层通过介电层与其他金属互连层隔离。

技术实现思路

[0003]本技术实施例提供一种集成芯片，包括：第一介电层，覆盖于衬底；第一导电互连线，在第一介电层内；接合层，在第一介电层上方，接合层包括接合介电层及在接合介电层中的接合互连线；第一带电介电层，沿着第一介电层的底部；以及第二带电介电层，沿着第一介电层的顶部，其中第一带电介电层和第二带电介电层具有相同的极性。
[0004]本技术实施例提供另一种集成芯片，包括：第一半导体衬底；半导体组件，沿第一半导体衬底排列；第一刻蚀停止层(ESL)，覆盖于第一半导体衬底，第一ESL包括第一介电质；第一带电介电层，覆盖于第一ESL，第一带电介电层包括具有第一固定电荷密度的第二介电质，第二介电质不同于第一介电质；第一介电层，覆盖于第一带电介电层；第一导通孔，在第一介电层内；第二带电介电层，覆盖于第一介电层，第二带电介电层包括具有第二固定电荷密度的第三介电质，其中第一固定电荷密度具有第一符号，第二固定电荷密度具有第一符号；第一接合层，覆盖于第二带电介电层，第一接合层包括在第一接合介电层中的第一接合互连线；第二接合层，覆盖于第一接合层，第二接合层包括在第二接合介电层中的第二接合互连线，其中第二接合互连线接合至第一接合互连线；以及第二半导体衬底，在第二接合层上方。
附图说明
[0005]当结合随附图式阅读时，自以下详细描述最佳地理解本
技术实现思路
的态样。应注意，根据业界中的标准惯例，各种特征未按比例绘制。事实上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。
[0006]图1示出了在覆盖于衬底的介电层的相对侧上的包括第一带电介电层和第二带电介电层的集成芯片的一些实施例的剖视图。
[0007]图2示出了图1的集成芯片的一些实施例的剖视图，其中第二晶片部分设置在第一晶片部分之上。
[0008]图3示出了图1的集成芯片的一些实施例的剖视图，其中第一刻蚀停止层(ESL)、第二ESL和第三ESL设置在衬底上方。
[0009]图4示出了图3的集成芯片的一些其他实施例的剖视图。
[0010]图5示出了图4的集成芯片的一些实施例的剖视图，其中第一带电介电层包括第一多层带电介电膜，且第二带电介电层包括第二多层带电介电膜。
[0011]图6
‑
8示出了图3的集成芯片的一些其他实施例的剖视图。
[0012]图9示出了图4的集成芯片的一些实施例的剖视图，其中额外的带电介电层设置在衬底上方。
[0013]图10
‑
25示出了在覆盖于衬底的介电层的相对侧上形成包括第一带电介电层和第二带电介电层的集成芯片的方法的一些实施例的剖视图。
[0014]图26
‑
30示出了在覆盖于衬底的介电层的相对侧上形成包括第一带电介电层和第二带电介电层的集成芯片的方法的一些其他实施例的剖视图。
[0015]图31
‑
38示出了在覆盖于衬底的介电层的相对侧上形成包括第一带电介电层和第二带电介电层的集成芯片的方法的一些其他实施例的剖视图。
[0016]图39示出了在覆盖于衬底的介电层的相对侧上形成包括第一带电介电层和第二带电介电层的集成芯片的方法的一些实施例的流程图。
具体实施方式
[0017]本技术提供用于实施本
技术实现思路
的不同特征的许多不同的实施例或实例。下文描述组件及配置的具体实例以简化本
技术实现思路
。当然，此等仅为实例，且不意欲为限制性的。举例而言，在以下描述中，第一特征在第二特征上方或在第二特征上的形成可包含第一特征与第二特征直接接触地形成的实施例，且亦可包含额外特征可在第一特征与第二特征之间形成使得第一特征与第二特征可不直接接触的实施例。另外，本
技术实现思路
可在各种实例中重复附图标号及/或字母。此重复是出于简单及清晰的目的，且本身并不指示所论述的各种实施例及/或组态之间的关系。
[0018]此外，为易于描述，本文中可使用诸如「在...之下」、「在...下方」、「下部」、「在...上方」、「上部」以及类似术语的空间相对术语来描述如诸图中所示出的一个组件或特征相对于另一组件或特征的关系。除了图中所描绘的定向之外，空间相对术语亦意欲涵盖装置在使用或操作中的不同定向。设备可以其他方式定向(旋转90度或处于其他定向)，且本文中所使用的空间相对描述词可同样相应地进行解释。
[0019]许多半导体晶片包括沿衬底排列的多个半导体组件、在衬底上方的多个介电层以及在多个介电层内的多个金属互连(例如，金属线、金属通孔、金属接点、接合焊盘或其类似物)并耦合到半导体组件。在许多芯片制造工艺中，第一半导体晶片和第二半导体晶片沿第一和第二半导体晶片的一些金属互连线接合。在一些方法中，第一半导体晶片和第二半导体晶片接合在一起之后，第二半导体晶片的衬底会被减薄。举例来说，可以对第二晶片的衬底进行研磨工艺(grinding process)以减小衬底的厚度。
[0020]一些集成芯片的挑战是，在一些情况下，透过研磨工艺施加到第一和第二晶片的向下力可能会损坏第一和第二晶片的一些介电层。举例来说，当向下力施加时，第一和第二晶片的一些介电层(例如，低介电常数(low
‑
k)介电层、超低介电常数(extra low
‑
k)介电层或其类似物)可能有增加破裂的易感性(susceptibility)。因此，在研磨过程中施加到第一和第二晶片的向下力可能会导致一些这样的介电层破裂。其中有裂纹的介电层可能具有减
小的可靠度。举例来说，破裂的介电层可能具有降低的时间依赖介电崩溃(time dependent dielectric breakdown，TDDB)。此外，电迁移可能更可能沿破裂的介电层发生。因此，集成芯片整体的可靠度可能下降。
[0021]本技术的各种实施例与集成芯片相关，集成芯片包括设置在介电层的相对两侧的一对带电介电层，以用于改善介电层的可靠度。举例来说，半导体组件沿基板排列。第一介电层在半导体组件之上。第一导电互连线在第一介电层内。第二介电层在第一介电层之上。第二导电互连线在第二介电层内。第三介电层在第二介电层之上。第三导电互连线在第三介电层内。具有第一极性的第一带电介电层沿着第二介电层的底部设置在第一介电层和第二介电层之间。具有第一极性的第二带电介电层沿着第二介电层的顶部设置在第二介电层和第三介电层之间。
[0022]在一些情本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成芯片，其特征在于，包括：第一介电层，覆盖于衬底；第一导电互连线，在所述第一介电层内；接合层，在所述第一介电层上方，所述接合层包括接合介电层及在所述接合介电层中的接合互连线；第一带电介电层，沿着所述第一介电层的底部；以及第二带电介电层，沿着所述第一介电层的顶部，其中所述第一带电介电层和所述第二带电介电层具有相同的极性。2.根据权利要求1所述的集成芯片，其特征在于，所述第一带电介电层包括第一介电质且所述第二带电介电层包括所述第一介电质。3.根据权利要求1所述的集成芯片，其特征在于，所述第一带电介电层包括第一介电质且所述第二带电介电层包括第二介电质，所述第二介电质不同于所述第一介电质。4.根据权利要求1所述的集成芯片，其特征在于，所述第一带电介电层包括第一带电介电膜和在所述第一带电介电膜上方的第二带电介电膜，并且其中所述第二带电介电层包括第三带电介电膜和在所述第三带电介电膜上方的第四带电介电膜。5.根据权利要求1所述的集成芯片，其特征在于，所述集成芯片还包括：第一刻蚀停止层，在所述第一介电层下方，其中所述第一带电介电层在所述第一刻蚀停止层和所述第一介电层之间；以及第二刻蚀停止层，在所述第一介电层上方，其中所述第二带电介电层在所述第一介电层和所述第二刻蚀停止层之间。6.一种集成芯片，其特征在于，包括：第一半导体衬底；半导体组件，沿所述第一半导体衬底排列；第一刻蚀停止层，覆盖于所述第一半导体衬底，所述第一刻蚀停止层包括第一介电质；第一带电介电层，覆盖于所述第一刻蚀停止层，所述第一带电介电层包括具有第一固定电荷密度的第二介电质，所述第二介电质不同于所述第一介电质；第一介电层，覆盖于所述第一带电介电层；第一导通孔，在所述第一介电层内；第二带电介电层，覆盖于所述第一介电层，所述第二带电介电层包括具有第二固定电...

【专利技术属性】
技术研发人员：刘建宏，黄国钦，庄学理，吴伟成，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：新型
国别省市：