晶片复合件和用于制造多个半导体芯片的方法技术

提出一种包括多个半导体芯片(2)的晶片复合件(1)，其中每个半导体芯片(2)具有第一主面(3)和与第一主面(3)相对置的第二主面(4)，并且其中在第二主面(4)上设置有第一电接触部(5)。此外，晶片复合件(1)具有多个导电柱(14)，其中每个第一电接触部(5)与导电柱(14)直接接触。最后，晶片复合件(1)包括电绝缘的牺牲层(12)，所述牺牲层具有裂口(13)，导电柱(14)设置在所述裂口中。最后，提出一种用于制造多个半导体芯片(2)的方法。半导体芯片(2)的方法。半导体芯片(2)的方法。

【技术实现步骤摘要】
【国外来华专利技术】晶片复合件和用于制造多个半导体芯片的方法


[0001]提出一种晶片复合件和一种用于制造多个半导体芯片的方法。

技术实现思路

[0002]应当提出一种具有多个半导体芯片的晶片复合件，其中可以特别简单地测试半导体芯片。此外，应当提出一种用于制造多个半导体芯片的方法，在所述方法期间可以特别简单地测试半导体芯片。
[0003]所述目的通过具有权利要求1的特征的晶片复合件和通过具有权利要求14的步骤的方法来实现。
[0004]晶片复合件和用于制造多个半导体芯片的方法的有利的实施方式和改进方案分别在从属权利要求中给出。
[0005]根据一个实施方式，晶片复合件包括多个半导体芯片。每个半导体芯片都具有第一主面和第二主面，所述第二主面与第一主面相对置。在第二主面上设置有第一电接触部，所述第一电接触部设为用于电接触电的半导体芯片。
[0006]晶片复合件的半导体芯片可以相同类型地或也彼此不同地构成。在此仅为了简单性结合半导体芯片所描述的特征和实施方式可以在晶片复合件的一些或所有半导体芯片中构成。
[0007]根据晶片复合件的另一个实施方式，半导体芯片在第一主面上具有第二电接触部，所述第二电接触部同样设为用于电接触半导体芯片(垂直半导体芯片)。
[0008]根据晶片复合件的另一个实施方式，第二电接触部和第一电接触部设置在第二主面上。具有第一电接触部和第二电接触部的这种设置方式的半导体芯片也称为倒装芯片。
[0009]根据晶片复合件的一个实施方式，半导体芯片构成为发射辐射。为此，半导体芯片通常具有外延的半导体层序列，所述半导体层序列包括有源区。有源区设立为用于在运行中产生电磁辐射。
[0010]根据另一个实施方式，晶片复合件包括多个导电柱，其中每个第一导电接触部与导电柱直接接触。在此，例如每个第一电接触部与刚好一个导电柱相关联。导电柱和半导体芯片的第一电接触部在此彼此直接接触，使得导电柱和第一电接触部导电地彼此连接。替选地，也可行的是，每个第一电接触部与多于一个导电柱相关联。
[0011]如果半导体芯片是倒装芯片，则优选地，每个第二导电接触部也与导电柱直接接触。在此，例如每个第二电接触部与刚好一个导电柱相关联。导电柱和倒装芯片的第二电接触部在此彼此直接接触，使得导电柱和第二电接触部导电地彼此连接。替选地，也可行的是，每个第二电接触部与多于一个导电柱相关联。
[0012]根据另一个实施方式，晶片复合件还包括电绝缘的牺牲层，所述牺牲层具有裂口，在所述裂口中设置有导电柱。裂口特别优选完全地穿透电绝缘的牺牲层。电绝缘的牺牲层将导电柱彼此电绝缘。优选地，导电柱完全地设置在裂口之内。优选地，每个导电柱完全地填充裂口。
[0013]根据一个特别优选的实施方式，晶片复合件包括：
[0014]‑
多个半导体芯片，其中每个半导体芯片具有第一主面和与第一主面相对置的第二主面，并且其中在第二主面上设置有第一电接触部，
[0015]‑
多个导电柱，其中每个第一电接触部与导电柱直接接触，和
[0016]‑
具有裂口的电绝缘的牺牲层，在所述裂口中设置有导电柱。
[0017]根据晶片复合件的另一个实施方式，第一电接触部经由导电柱可导电地接触。换言之，导电柱建立在半导体芯片的第一电接触部和外部的电连接部位之间的导电连接。
[0018]如果半导体芯片是倒装芯片，则第二电接触部也经由导电柱可导电地接触。换言之，导电柱建立在倒装芯片的第二电接触部和外部的电连接部位之间的导电连接。
[0019]电绝缘的牺牲层例如具有电介质，如氮化物或氧化物，或者由这些材料中的一种材料构成。例如，牺牲层具有氮化硅或二氧化硅或者由这些材料中的一种材料构成。
[0020]根据晶片复合件的另一个实施方式，绝缘的牺牲层整面地沿着晶片复合件的背侧的主面延伸。特别优选地，电绝缘的牺牲层嵌入第一电接触部。如果半导体芯片是倒装芯片，则优选电绝缘的牺牲层嵌入第一电接触部和第二电接触部。
[0021]电绝缘的牺牲层的厚度优选在100纳米和500纳米之间，其中包含边界值。
[0022]根据晶片复合件的另一个实施方式，半导体芯片不具有以下材料，电绝缘的牺牲层具有所述材料或电绝缘的牺牲层由所述材料构成。因此，可以将电绝缘的牺牲层在之后的时间点移除，而不损坏半导体芯片。
[0023]根据晶片复合件的另一个实施方式，导电柱的导电材料作为导电层整面地沿着晶片复合件的背侧的主面延伸。导电层在此优选地与电绝缘的牺牲层直接接触。电绝缘的牺牲层优选设置在导电层和半导体芯片之间。
[0024]导电层的厚度例如在100纳米和500纳米之间，其中包含边界值。
[0025]根据晶片复合件的另一个实施方式，导电柱的和第一电接触部的直接彼此邻接的区域具有彼此不同的材料或者由彼此不同的材料形成。因此，导电柱和第一电接触部在之后的时间点特别简单地在空间上彼此分离。
[0026]如果半导体芯片是倒装芯片，则导电柱的和第二电接触部的直接彼此邻接的区域具有彼此不同的材料或者由彼此不同的材料形成。因此，导电柱和第二电接触部也能在之后的时间点特别简单地在空间上彼此分离。
[0027]根据晶片复合件的另一个实施方式，导电柱的导电材料具有以下组中的至少一种材料：透明导电氧化物(英语“transparent conductive oxide”、“TCO”)、金属、半金属。导电柱换言之具有TCO或金属或半金属或由这些材料中的一种材料形成。
[0028]透明导电氧化物通常是金属氧化物，如例如氧化锌、氧化锡、氧化镉、氧化钛、氧化铟或铟锡氧化物(ITO)。除了双元的金属氧化物，如例如ZnO、SnO2或In2O3以外，三元的金属氧化物，如例如Zn2SnO4、ZnSnO3、MgIn2O4、GaInO3、Zn2In2O5或In4Sn3O
12
，或不同的透明导电氧化物的混合物属于TCO的组。此外，TCO不一定对应于化学计量组成并且也还可以是p型掺杂的以及n型掺杂的。
[0029]尤其，作为用于导电柱的材料适用以下TCO中的一种：ITO(铟锡氧化物)、ZnO(氧化锌)、IZO(铟锌氧化物)、FTO(掺氟氧化锡，SnO2:F)、ATO(掺锑氧化锡，SnO2:Sb)。
[0030]此外，作为用于导电柱的材料尤其适用以下(半)金属及其合金中的至少一种：Au、
Al、Cr、Ti、Pt、Cu、WTi、Sn、Ag、Ni、Zn、Rh、Ru、W、In、Ge、AuGe、AlSiCu、NiSn、AuSn、AuZn、AuIn、AuInSn。
[0031]根据晶片复合件的另一个实施方式，第一电接触部和/或第二电接触部具有第一接触层，所述第一接触层直接邻接于导电柱。第一接触层例如可以具有(半)金属或(半)金属的合金或TCO或者由(半)金属或(半)金属的合金或TCO形成。作为TCO例如适用以下材料中的一种材料：ITO、ZnO、IZO、FTO、ATO，而作为(半)金属或本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种晶片复合件(1)，包括：
‑
多个半导体芯片(2)，其中每个半导体芯片(2)具有第一主面(3)和与所述第一主面(3)相对置的第二主面(4)，并且其中在所述第二主面(4)上设置有第一电接触部(5)，
‑
多个导电柱(14)，其中每个第一电接触部(5)与导电柱(14)直接接触，和
‑
具有裂口(13)的电绝缘的牺牲层(12)，在所述裂口中设置有所述导电柱(14)。2.根据上一项权利要求所述的晶片复合件(1)，其中所述电绝缘的牺牲层(12)整面地沿着所述晶片复合件(1)的背侧的主面(16)延伸并且嵌入所述第一电接触部(5)。3.根据上述权利要求中任一项所述的晶片复合件(1)，其中所述半导体芯片(2)不具有所述电绝缘的牺牲层(12)所具有的材料。4.根据上述权利要求中任一项所述的晶片复合件(1)，其中所述导电柱(14)的导电材料作为导电层(15)整面地沿着所述晶片复合件(1)的背侧的主面(16)延伸。5.根据上述权利要求中任一项所述的晶片复合件(1)，其中所述导电柱(14)的区域(20)和所述第一电接触部(5)的区域(21)直接彼此邻接，并且具有彼此不同的材料。6.根据上一项权利要求所述的晶片复合件(1)，其中所述导电柱(14)的导电材料是以下组中的至少一种材料：TCO、金属、半金属。7.根据上述权利要求中任一项所述的晶片复合件(1)，其中所述第一电接触部(5)具有第一接触层(7)，所述第一接触层直接邻接于...

【专利技术属性】
技术研发人员：特雷莎，
申请(专利权)人：艾迈斯欧司朗国际有限责任公司，
类型：发明
国别省市：