芯片测试方法、装置及计算机可读存储介质制造方法及图纸

本发明专利技术提供了一种芯片测试方法、装置及计算机可读存储介质，芯片测试方法，包括将测试模式生成模块与总线的数据接口和时钟接口连接，从所述总线的数据接口获取数据信号，作为测试时钟信号，从所述总线的时钟接口获取时钟信号，作为测试数据信号，通过所述测试时钟信号对所述测试数据信号进行采样，当采样到的数据发生翻转时，所述测试模式生成模块指示进入测试模式，通过总线的数据接口和时钟接口进行测试，无需占用额外的管脚。无需占用额外的管脚。无需占用额外的管脚。

【技术实现步骤摘要】
芯片测试方法、装置及计算机可读存储介质


[0001]本专利技术涉及芯片测试
，尤其涉及一种芯片测试方法、装置及计算机可读存储介质。

技术介绍

[0002]芯片在出厂前需要做最终测试(Final Test)，通常也需要增加晶圆测试(Circuit Probing，CP)，以保证芯片的特性和设置需求。传统芯片进入测试模式的方法是通过一个特定的管脚来控制，这个管脚拉高时进入测试模式，拉低时为正常的功能模式。然而随着芯片的功能越来越多，芯片的尺寸越来越小。传统进入芯片测试模式的方法由于需要额外占用一个管脚，如管脚名为TEST_MODE。TEST_MODE拉高时，芯片进入测试模式，TEST_MODE拉低时，芯片为正常的功能模式。而这种需要额外的管脚进入测试模式已经不能满足芯片小型化的需求。
[0003]因此，有必要提供一种新型的芯片测试方法、装置及计算机可读存储介质以解决现有技术中存在的上述问题。

技术实现思路

[0004]本专利技术的目的在于提供一种芯片测试方法、装置及计算机可读存储介质，测试时不需要占用额外的管脚。
[0005]为实现上述目的，本专利技术的所述芯片测试方法，包括：
[0006]将测试模式生成模块与总线的数据接口和时钟接口连接；
[0007]从所述总线的数据接口获取数据信号，作为测试时钟信号；
[0008]从所述总线的时钟接口获取时钟信号，作为测试数据信号；
[0009]通过所述测试时钟信号对所述测试数据信号进行采样，当采样到的数据发生翻转时，所述测试模式生成模块指示进入测试模式。
[0010]所述芯片测试方法的有益效果在于：将测试模式生成模块与总线的数据接口和时钟接口连接，从所述总线的数据接口获取数据信号，作为测试时钟信号，从所述总线的时钟接口获取时钟信号，作为测试数据信号，通过所述测试时钟信号对所述测试数据信号进行采样，当采样到的数据发生翻转时，所述测试模式生成模块指示进入测试模式，通过总线的数据接口和时钟接口进行测试，无需占用额外的管脚。
[0011]可选地，所述总线为I2C总线。
[0012]可选地，所述总线的数据接口为I2C总线的串行数据线接口，所述总线的时钟接口为I2C总线的串行时钟线接口。
[0013]可选地，所述通过所述测试时钟信号对所述测试数据信号进行采样，包括：
[0014]根据所述测试时钟信号的上升沿对所述测试数据信号进行采样。
[0015]本专利技术还提供了一种装置，包括：
[0016]处理器；
[0017]用于存储处理器可执行指令的存储器；
[0018]其中，所述处理器被配置为执行所述存储器的指令时，实现所述芯片测试方法。
[0019]本专利技术还提供了一种计算机可读存储介质，包括计算机指令，所述计算机指令被处理器执行时，实现所述芯片测试方法。
附图说明
[0020]图1为本专利技术一些实施例中芯片测试方法的流程图；
[0021]图2为本专利技术一些实施例中测试模式生成模块与I2C总线管脚复用的结构示意图；
[0022]图3为本专利技术一些实施例中测试模式生成模块与I2C总线管脚复用结构的时序示意图；
[0023]图4为本专利技术一些实施例中试模式生成模块与I2C总线管脚复用结构的重采样时序示意图。
具体实施方式
[0024]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本专利技术所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
[0025]针对现有技术存在的问题，本专利技术的实施例提供了一种芯片测试方法。参照图1，所述芯片测试方法包括以下步骤：
[0026]S1：将测试模式生成模块与总线的数据接口和时钟接口连接；
[0027]S2：从所述总线的数据接口获取数据信号，作为测试时钟信号；
[0028]S3：从所述总线的时钟接口获取时钟信号，作为测试数据信号；
[0029]S4：通过所述测试时钟信号对所述测试数据信号进行采样，当采样到的数据发生翻转时，所述测试模式生成模块指示进入测试模式。其中，步骤S2和步骤S3同时执行。
[0030]一些实施例中，所述通过所述测试时钟信号对所述测试数据信号进行采样，包括：根据所述测试时钟信号的上升沿对所述测试数据信号进行采样。
[0031]一些实施例中，所述总线为I2C总线，所述总线的数据接口为I2C总线的串行数据线接口，所述总线的时钟接口为I2C总线的串行时钟线接口。
[0032]图2为本专利技术一些实施例中测试模式生成模块与I2C总线管脚复用的结构示意图。参照图2，测试模式生成模块与串行数据线接口I2C_SDA和串行时钟线接口I2C_SCL，所述测试模式生成模块从所述总线的数据接口I2C_SDA获取数据信号I2C_sda，作为测试时钟信号DFT_CLK，从所述总线的时钟接口I2C_SCL获取时钟信号I2C_scl，作为测试数据信号DFT_DAT；总线功能模块与串行数据线接口I2C_SDA和串行时钟线接口I2C_SCL，所述总线功能模块从所述总线的数据接口I2C_SDA获取数据信号I2C_sda，从所述总线的时钟接口I2C_SCL获取时钟信号I2C_scl。
[0033]图3为本专利技术一些实施例中测试模式生成模块与I2C总线管脚复用结构的时序示意图。
[0034]参照图3，当时钟信号I2C_scl为高时，数据信号I2C_sda由高到低变化，进入开始阶段start；当时钟信号I2C_scl为高时，数据信号I2C_sda由低到高变化，进入停止阶段stop。在数据传输过程中，数据信号I2C_sda在时钟信号I2C_scl为高时必须保持问题，数据信号I2C_sda只能在时钟信号I2C_scl为低时发生变化。
[0035]参照图3，在测试时钟信号DFT_CLK的上升沿的时候去对测试时钟信号DFT_CLK进行采样，只有在停止阶段stop才能采样到高电平，其他时候采样均为低电平。
[0036]图4为本专利技术一些实施例中试模式生成模块与I2C总线管脚复用结构的重采样时序示意图。
[0037]参照图4，以测试时钟信号DFT_CLK的上升沿采样到的N个连续的测试时钟信号DFT_CLK组合起来作为进入测试模式TEST_MODE的条件，即DFT_DAT[n:0]＝＝CONST_TEST_MODE，其中DFT_DAT[n]＝D[0]，DFT_DAT[0]＝D[n]，当CONST_TEST_MODE为非全0，所述测试模式生成模块指示进入本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片测试方法，其特征在于，包括：将测试模式生成模块与总线的数据接口和时钟接口连接；从所述总线的数据接口获取数据信号，作为测试时钟信号；从所述总线的时钟接口获取时钟信号，作为测试数据信号；通过所述测试时钟信号对所述测试数据信号进行采样，当采样到的数据发生翻转时，所述测试模式生成模块指示进入测试模式。2.根据权利要求1所述的芯片测试方法，其特征在于，所述总线为I2C总线。3.根据权利要求2所述的芯片测试方法，其特征在于，所述总线的数据接口为I2C总线的串行数据线接口，所述总线的时钟接口为I2C...

【专利技术属性】
技术研发人员：林清龙，任刚，
申请(专利权)人：苏州首传微电子有限公司，
类型：发明
国别省市：