FPGA硬核IP动态重配置电路和接口电路制造技术

FPGA硬核IP动态重配置接口电路，涉及集成电路技术，本发明专利技术包括：drp接口信号缓存寄存器(201)，输出反馈电路(202)，读写使能控制电路(203)，比较器电路(204)，地址译码电路(205)，SRMA阵列写控制电路(206)，SRMA阵列读控制电路(207)。本发明专利技术支持不同配置点大小需求的FPGA硬核IP。FPGA硬核IP。FPGA硬核IP。

【技术实现步骤摘要】
FPGA硬核IP动态重配置电路和接口电路


[0001]本专利技术涉及集成电路技术。

技术介绍

[0002]现场可编程门阵列FPGA(Field Programmable Gate Array)作为集成电路一类通用芯片，兼具ASIC电路的高性能与软件编程的灵活性，在数字逻辑系统、通信系统、工业控制等领域得到了广泛的应用。目前主流FPGA都采用了SRAM来存储配置数据。这种FPGA可以进行多次配置，通过配置不同的数据，可以实现不同的功能。
[0003]目前FPGA重配置有三种方式：
[0004]1、关断重配置，该方法是通过复位FPGA或者对FPGA重新上电后，通过FPGA外部的配置接口进行FPGA配置。
[0005]2、动态重配置，该方法是在FPGA启动，用户设计正常工作后，通过FPGA内部的配置控制模块提供的配置访问接口，进行全局动态重配置，该方法虽然可以实现动态重配置功能，但是对用户要求较高，用户除了需要对FPGA配置数据流的帧结构有充分的了解，还需要清楚FPGA底层配置点与配置数据流对应关系，该关系涉及到FPGA芯片本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.FPGA硬核IP动态重配置接口电路，其特征在于，包括：drp接口信号缓存寄存器(201)，用于寄存接口控制信号；输出反馈电路(202)，用于反馈读写操作结果状态；读写使能控制电路(203)，用于产生读写使能信号；比较器电路(204)，用于根据SRAM阵列大小进行调整设置地址有效范围；地址译码电路(205)，用于将输入的二进制地址转换成one hot编码信号；SRMA阵列写控制电路(206)，用于对SRAM阵列进行写操作；SRMA阵列读控制电路(207)，用于对SRAM阵列进行读操作；drp接口信号缓存寄存器(201)与读写使能控制电路(203)、比较器电路(204)、地址译码电路(205)和SRMA阵列写控制电路(206)连接，比较器电路(204)与输出反馈电路(202)和读写使能控制电路(203)连接，地址译码电路(205)连接到SRMA阵列写控制电路(206)和SRMA阵列读控制电路(207)，读写使能控制电路(203)连接到SRMA阵列写控制电路(206)。2.如权利要求1所述的FPGA硬核IP动态重配置接口电路，其特征在于，drp接口信号缓存寄存器(201)包括：第一D触发器单元，其输入端接drp使能信号；第二D触发器单元，其输入端接drp读写控制信号；第三D触发器单元，其输入端作为动态重配置数据输入端口；第四D触发器单元，其输入端作为动态重配置地址输入端口；比较器电路(204)的一路输入接第四D触发器单元，另一路输入接过滤地址存储器。3.如权利要求2所述的FPGA硬核IP动态重配置接口电路，其特征在于，输出反馈电路(202)包括：输出反馈反相器(2021)，其输入端接比较器(204)的输出端；第一输出反馈选择器(2022)，其第一输入端接输出反馈反相器，第二输入端接逻辑0，输出端作为读写错误标志输出端；第二输出反馈选择器(2023)，其第一输入端接第一读写使能与门(2031)的输出端，第二输入端接逻辑1，输出端作为drp状态输出端；读写使能控制电路(...

【专利技术属性】
技术研发人员：邢亚楠，陶琼，康暄，阙小茜，李显军，田征，
申请(专利权)人：成都华微电子科技股份有限公司，
类型：发明
国别省市：