用于跨多个小芯片配置的统一性的小芯片体系结构分块制造技术

本发明专利技术涉及用于跨多个小芯片配置的统一性的小芯片体系结构分块。本文描述了一种模块化并行处理器及其相关联的制造方法，其中并行处理器由多个小芯片组装，这些小芯片填充有源基础小芯片管芯的多个小芯片插槽。多个小芯片被测试以确定小芯片的特性，诸如小芯片的功能单元的数量或功耗度量。多个小芯片插槽可被配置成用于由多个小芯片的一个或多个区块填充，其中每个区块具有预定集体值。预定集体值可以是区块内的功能执行核心的总数或该区块的集体功率度量。体功率度量。体功率度量。

【技术实现步骤摘要】
用于跨多个小芯片配置的统一性的小芯片体系结构分块


[0001]本文所描述的实施例总体上涉及计算系统。更具体地，实施例涉及通用图形处理单元和并行处理单元的设计和制造。

技术介绍

[0002]使用大型硅管芯构建图形处理器和并行处理器提供了各种制造挑战。大型管芯的制造成品率降低，并且不同部件的工艺技术要求可能会产生分歧。附加地，关键部件应通过高速、高带宽、低等待时间接口互连，以维持高处理性能。除了成品率问题之外，与创建定制客户或应用特定设计相关联的设计成本可能会增加解决关键细分市场的制造图形处理器和并行处理器的难度。
附图说明
[0003]在所附附图中以示例方式而非限制方式来图示本专利技术，在附图中，类似的附图标记指示类似的要素，并且其中：
[0004]图1是根据实施例的处理系统的框图；
[0005]图2A
‑
图2D图示由本文中描述的实施例提供的计算系统和图形处理器；
[0006]图3A
‑
图3C图示由本文中描述的实施例提供的附加的图形处理器和计算加速器体系结构的框图；...

【技术保护点】

【技术特征摘要】
1.一种并行处理器，包括：有源基础小芯片管芯，所述有源基础小芯片管芯包括硬件逻辑、互连逻辑和多个小芯片插槽；以及多个小芯片，所述多个小芯片垂直地堆叠在所述有源基础小芯片管芯上并与所述有源基础小芯片管芯的所述多个小芯片插槽耦合，所述多个小芯片在所述并行处理器的组装期间能互换，其中，所述多个小芯片包括第一组小芯片和第二组小芯片，所述第一组小芯片和所述第二组小芯片各自包括具有分别不相等数量的执行核心的小芯片，这些执行核心总计为预定数量的执行核心。2.如权利要求1所述的并行处理器，附加地包括线程调遣器，所述线程调遣器被配置成用于根据分别与所述第一组小芯片和所述第二组小芯片相关联的所述预定数量的执行核心将线程调遣到所述第一组小芯片和所述第二组小芯片。3.如权利要求2所述的并行处理器，其中，所述预定数量的执行核心在所述第一组小芯片与所述第二组小芯片之间是相等的。4.如权利要求1
‑
3中的任一项所述的并行处理器，其中，所述第一组小芯片或所述第二组小芯片包括：第一小芯片，所述第一小芯片具有第一数量的功能执行核心；以及第二小芯片，所述第二小芯片具有第二数量的功能执行核心和第三数量的无功能执行核心。5.如权利要求4所述的并行处理器，其中，所述第一组小芯片或所述第二组小芯片附加地包括具有第四数量的功能执行核心和第五数量的保留的执行核心的第三小芯片。6.如权利要求5所述的并行处理器，其中，所述第五数量的保留的执行核心被保留用于现场修复。7.如权利要求1或6所述的并行处理器，其中，所述多个小芯片插槽具有多个不同的管芯孔径大小。8.一种在模块化并行处理器的基础小芯片管芯上配置功率递送系统的方法，所述方法包括：从多个小芯片分拣单元中选择小芯片以创建集体具有第二功率度量的多组小芯片，所述多个小芯片分拣单元中的所述小芯片已被测试以确定第一功率度量；利用所选择的小芯片填充基础小芯片管芯的多个小芯片插槽以创建多个小芯片的一个或多个区块，所述多个小芯片的一个或多个区块具有第二功率度量；以及在所述基础小芯片管芯上配置功率递送系统，所述功率递送系统根据所述第二功率度量向所述多个小芯片的一个或多个区块递送功率。9.如权利要求8所述的方法，进一步包括，在从所述多个分拣单元中选择所述小芯片之前，基于为所述小芯片确定的所述第一功率度量来将小芯片分类到所述多个分拣单元中。10.如权利要求8...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：