一种半导体器件的制造方法及半导体器件技术

本申请提供一种半导体器件的制造方法及半导体器件，在衬底上形成第一场效应晶体管，并在第一场效应晶体管上形成第一隔离层，在第一隔离层中形成第一通孔，并在第一通孔中沉积金属层，金属层可以作为电源分布供给网络，金属层与第一场效应晶体管电连接，这样，金属层可以向第一场效应晶体管供电，接着，在第一隔离层和金属层上形成第二隔离层，在第二隔离层上形成第二场效应晶体管，其中，第二场效应晶体管和第二隔离层中具有贯穿的第二通孔，第二通孔内填充金属材料形成第一接触塞，第一接触塞与金属层电连接，金属层可以向第二场效应晶体管供电，能够减小器件尺寸，提升了半导体器件的集成密度，减少工艺流程步骤，降低工艺难度。度。度。

【技术实现步骤摘要】
一种半导体器件的制造方法及半导体器件


[0001]本申请涉及半导体领域，特别涉及一种半导体器件的制造方法及半导体器件。

技术介绍

[0002]随着集成电路制造工艺节点与关键技术的持续发展，纳米片环栅场效应晶体管(Nanosheet Gate
‑
All
‑
Around Field
‑
Effect Transistor，NS GAAFET)将在3nm及以下节点取代现有的鳍式场效应晶体管(Fin Field
‑
Effect Transistor，FinFET)。更进一步的，下一代三维堆叠场效应晶体管(3DS FET)将成为1nm节点之后的主要技术路线。
[0003]目前，实现3DS FET的主要工艺方法有两大类：一种是顺序集成，一种是自对准同次集成。前一种工艺方法简单，材料与工艺选择灵活，但受到性能与成本的限制，后一种集成度高与性能优越，但集成方法复杂，存在多种工艺技术挑战。
[0004]此外，将传统后道工序(backend of line，BEOL)上的电源分布供给网络(Power Distribution Network，PDN)通过适当工艺挪置到晶圆背面，发展背面供电网络(Backside Power Distribution Network，BS
‑
PDN)技术获得日益重视。相比于正面供电网络(front side Power Distribution Network，FS
‑
PDN)，通过BS
‑
PDN技术制造的半导体器件具有更高的集成密度和更低的电源电压的互连压降损耗。如何将3DS FET器件和PDN的制作相结合，制造新型的半导体器件以提升集成密度成为急需解决的问题。

技术实现思路

[0005]有鉴于此，本申请的目的在于提供一种半导体器件的制造方法及半导体器件，提升了半导体器件的集成密度，减少工艺流程步骤，降低工艺难度。其具体方案如下：
[0006]第一方面，本申请提供了一种半导体器件的制造方法，包括：
[0007]在所述衬底上形成依次层叠的第一场效应晶体管和第一隔离层；
[0008]在所述第一隔离层中形成第一通孔，并在所述第一通孔中沉积金属层；所述金属层与所述第一场效应晶体管电连接；
[0009]在所述第一隔离层和所述金属层上形成第二隔离层；
[0010]在所述第二隔离层上形成第二场效应晶体管；所述第二场效应晶体管和所述第二隔离层中具有第二通孔，所述第二通孔内填充金属材料形成第一接触塞，所述第一接触塞与所述金属层电连接。
[0011]具体地，所述在所述衬底上形成依次层叠的第一场效应晶体管和第一隔离层，包括：
[0012]在所述衬底上形成第一半导体层和第二半导体层交替层叠的堆叠层；
[0013]刻蚀所述堆叠层和部分厚度的衬底形成鳍，并在所述鳍上形成假栅、第一侧墙和掩膜层；
[0014]以所述第一侧墙为掩蔽，刻蚀所述堆叠层，并从外向内刻蚀所述第一半导体层，在所述第一半导体层的两端形成第二侧墙；
[0015]在所述堆叠层周围形成源漏区，并在所述源漏区上形成第三隔离层；
[0016]去除所述假栅和所述第一半导体层，将所述第二半导体层作为沟道，形成包围所述沟道的栅极；
[0017]在所述第三隔离层中形成第三通孔，并在所述第三通孔中沉积金属材料，形成第二接触塞；所述第二接触塞与所述金属层电连接。
[0018]具体地，在所述第一隔离层和所述金属层上形成第二隔离层之前，所述方法还包括：
[0019]对所述金属层进行平坦化处理，直至所述金属层与所述第一隔离层的表面齐平。
[0020]具体地，所述金属层的材料包括W、Al、Cu、Co、Ti、Pt、TiN、TaN、TiC、Mo、Ru、Au或Ag中的至少一种。
[0021]具体地，所述金属层的厚度或宽度大于或等于1nm，且小于或等于10000nm。
[0022]具体地，所述金属层为单层或多层结构。
[0023]具体地，所述第一场效应晶体管和所述第二场效应晶体管为纳米片环栅场效应晶体管。
[0024]第二方面，本申请实施例还提供了一种半导体器件，包括：
[0025]位于衬底上依次层叠的第一场效应晶体管、第一隔离层、第二隔离层和第二场效应晶体管；所述第一隔离层中具有金属层，所述金属层与所述第一场效应晶体管电连接，第二场效应晶体管包括第一接触塞，所述第一接触塞与所述金属层电连接。
[0026]具体地，所述金属层的材料包括W、Al、Cu、Co、Ti、Pt、TiN、TaN、TiC、Mo、Ru、Au或Ag中的至少一种。
[0027]具体地，所述金属层的厚度或宽度大于或等于1nm，且小于或等于10000nm。
[0028]本申请实施例提供了一种半导体器件的制造方法及半导体器件，在衬底上形成第一场效应晶体管，并在第一场效应晶体管上形成第一隔离层，在第一隔离层中形成第一通孔，并在第一通孔中沉积金属层，金属层可以作为电源分布供给网络，电源分布供给网络用于向场效应晶体管供电，金属层与第一场效应晶体管电连接，这样，金属层可以向第一场效应晶体管供电，由于第一场效应管和电源分布供给网络均位于衬底的同一侧，可以形成第一场效应晶体管的FS
‑
PDN结构，接着，在第一隔离层和金属层上形成第二隔离层，在第二隔离层上形成第二场效应晶体管，其中，第二场效应晶体管和第二隔离层中具有贯穿的第二通孔，第二通孔内填充金属材料形成第一接触塞，第一接触塞与金属层电连接，这样，金属层可以向第二场效应晶体管供电，可以形成第二场效应晶体管的BS
‑
PDN结构，BS
‑
PDN结构所占的空间更小，能够减小器件尺寸，此外，第一场效应晶体管和第二场效应晶体管可以共用同一个金属层进行供电，提升了半导体器件的集成密度，也无需减薄衬底，减少工艺流程步骤，降低工艺难度。
附图说明
[0029]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0030]图1为本申请实施例提供的一种半导体器件的制造方法的流程示意图；
[0031]图2为本申请实施例提供的一种半导体器件的结构示意图；
[0032]图3为本申请实施例提供的一种第一场效应晶体管的整体结构示意图；
[0033]图4为本申请实施例提供的一种半导体器件在X
‑
X方向的剖面图；
[0034]图5为本申请实施例提供的又一种半导体器件在X
‑
X方向的剖面图；
[0035]图6为本申请实施例提供的一种半导体器件在Y
‑
Y方向的剖面图；...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：在所述衬底上形成依次层叠的第一场效应晶体管和第一隔离层；在所述第一隔离层中形成第一通孔，并在所述第一通孔中沉积金属层；所述金属层与所述第一场效应晶体管电连接；在所述第一隔离层和所述金属层上形成第二隔离层；在所述第二隔离层上形成第二场效应晶体管；所述第二场效应晶体管和所述第二隔离层中具有第二通孔，所述第二通孔内填充金属材料形成第一接触塞，所述第一接触塞与所述金属层电连接。2.根据权利要求1所述的方法，其特征在于，所述在所述衬底上形成依次层叠的第一场效应晶体管和第一隔离层，包括：在所述衬底上形成第一半导体层和第二半导体层交替层叠的堆叠层；刻蚀所述堆叠层和部分厚度的衬底形成鳍，并在所述鳍上形成假栅、第一侧墙和掩膜层；以所述第一侧墙为掩蔽，刻蚀所述堆叠层，并从外向内刻蚀所述第一半导体层，在所述第一半导体层的两端形成第二侧墙；在所述堆叠层周围形成源漏区，并在所述源漏区上形成第三隔离层；去除所述假栅和所述第一半导体层，将所述第二半导体层作为沟道，形成包围所述沟道的栅极；在所述第三隔离层中形成第三通孔，并在所述第三通孔中沉积金属材料，形成第二接触塞；所述第二接触塞与所述金属层电连接。3.根据权利要求1所述的方法，其特征在于，在所述第一隔离层和所述金属层上形成第二隔离层之前，所述方法还包括：对所述金属层进行平坦化处理，直至所述金属...

【专利技术属性】
技术研发人员：殷华湘，张青竹，张亚东，姚佳欣，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：