具有贯穿衬底过孔的结构及其形成方法技术

公开了一种具有贯穿衬底过孔(TSV)的微电子结构及其形成方法。微电子结构可以包括具有过孔结构的体半导体。过孔结构可以具有第一导电部分和第二导电部分。过孔结构还可以具有在第一导电部分与体半导体之间的阻挡层。该结构可以具有在第一导电部分与第二导电部分之间的第二阻挡层。第二导电部分可以从第二阻挡层延伸到体半导体的上表面。包含TSV的微电子结构被配置为使得微电子结构可以接合到第二元件或结构。件或结构。件或结构。

【技术实现步骤摘要】
【国外来华专利技术】具有贯穿衬底过孔的结构及其形成方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年6月29日提交的题为“STRUCTURES WITH THROUGH
‑
SUBSTRATE VIAS AND METHODS FOR FORMING THE SAME”的美国临时专利申请第63/216,389号以及于2020年12月28日提交的题为“STRUCTURES WITH THROUGH
‑
SUBSTRATE VIAS AND METHODS FOR FORMING THE SAME”的美国临时专利申请第63/131,263号的优先权，其全部内容通过引用并入本文。


[0003]该领域涉及具有贯穿衬底过孔的结构及其形成方法。

技术介绍

[0004]诸如集成器件裸片或芯片等半导体元件可以安装或堆叠在其他元件上。例如，半导体元件可以安装到载体，诸如封装衬底、中介层、重构的晶片或元件、或其他半导体元件。作为另一示例，半导体元件可以堆叠在另一半导体元件之上，例如，第一集成器件裸片可以堆叠在第二集成器件裸片上。在一些布置中，贯穿衬底过孔(TSV)可以垂直延伸穿过半导体元件的厚度，以通过半导体元件传输电信号，例如，从半导体元件的第一表面传输到半导体元件的相对的第二表面。仍然需要用于形成TSV的改进的方法。
附图说明
[0005]现在将参考以下附图描述具体实现，这些附图是通过示例而非限制的方式提供的。
[0006]图1A
‑
图1F示出了在元件中形成TSV的传统工艺步骤。
[0007]图2示出了已处理晶片的蚀刻深度图。
[0008]图3A和图3B是经蚀刻的晶片的示例晶片图。
[0009]图4A
‑
图4I示出了根据各种实施例的形成微电子结构的方法。
[0010]图5A
‑
图5I示出了根据各种实施例的用于形成微电子结构的方法。
[0011]图6A
‑
图6H示出了根据各种实施例的用于形成微电子结构的方法。
具体实施方式
[0012]图1A
‑
图1F示出了用于在微电子结构中形成TSV的各种传统工艺步骤。传统上，TSV的形成可以使用过孔中间或正面过孔最后处理方法来执行。这两种方法都是用于不同裸片的大批量制造工艺，包括例如40um厚的裸片。这两种工艺都涉及在集成电路制造之后刻蚀穿过TSV到体硅中。这些工艺的技术挑战随着裸片厚度的减小而增加。这些挑战可以包括TSV蚀刻均匀性、裸片厚度均匀性、以及所形成的背面电介质层的整体质量。
[0013]在图1A中，微电子结构包括半导体晶片102的一部分。所示过孔结构包括过孔中间结构，其中有源电路系统106(例如，晶体管或其他有源电路元件)可以形成在体半导体部分
102的有源表面上或体半导体部分102的有源表面中，一个或多个绝缘层112和113可以形成在有源电路系统106之上，并且用于TSV的开口104可以穿过一个或多个绝缘层112和113以及体半导体部分102的一部分而形成。在一些布置中，金属化层110(例如，线路后端(BEOL)或再分布层(RDL))可以设置在一个或多个绝缘层之上或一个或多个绝缘层内。
[0014]在图1B中，可以提供过孔结构108。过孔结构108可以延伸到开口中并且在绝缘层112和113之上。在图1C中，导电焊盘114可以设置在绝缘层中的一个或多个之上，并且电连接到金属化层110。电镀图1B中的过孔结构108而产生的导电覆盖层可以在图1C中去除(例如，抛光掉)。如图1D所示，导电焊盘117可以设置在一个或多个绝缘层112和113之上，并且电连接到过孔结构108。导电焊盘117还可以被配置为电连接到另一元件。在一些布置中，导电焊盘117可以是BEOL或RDL的一部分。
[0015]如图1E所示，微电子结构114的正面可以通过粘合剂118附接到载体120。载体120可以包括临时处理晶片，该临时处理晶片用于在处理期间支撑微电子结构114。在一些实施例中，粘合剂118可以包括有机粘合剂并且可以对高温敏感。因此，使用粘合剂118将载体120附接到微电子结构114可能限制在处理期间可以施加的温度。然而，在其他实施例中，载体120可以在没有粘合剂118的情况下直接接合到微电子结构114的正面。当正面114附接到载体120时，半导体部分124的背面可以被研磨或磨削以暴露过孔108。如图1F所示，电介质层122可以沉积在半导体124的背面表面上。背面金属化层116(例如，线路后端(BEOL)或再分布层(RDL))可以设置在电介质层122之上，并且可以被配置为电连接到过孔结构108。
[0016]传统的过孔形成工艺存在若干问题，这些问题导致过孔长度不均匀。例如，用于形成过孔的开口的蚀刻工艺在整个衬底(例如，晶片)上是不均匀的，特别是对于用于过孔的高纵横比开口，这导致具有不同深度的过孔开口。所产生的过孔中的这种不均匀性导致TSV露出工艺期间的产率损失。此外，作为TSV露出工艺的一部分的电介质沉积可能受到用于将裸片粘附到载体的临时接合材料的限制。粘合剂限制背面电介质沉积温度，并且可能导致各种加工复杂化。此外，临时接合层厚度的不均匀性可能增加减薄的硅片厚度的均匀性。事实上，如图2所示，对于12英寸晶片，用于形成过孔开口的蚀刻工艺可以具有大约7微米的不均匀性。在晶片的一些区域中，蚀刻深度可以更高202，而晶片的一些区域具有低蚀刻深度206，晶片的其他区域将具有在低206刻蚀深度与高202蚀刻深度之间的蚀刻深度204。一旦导电材料(例如，铜)被填充到开口中，过孔开口的变化的深度导致不同的过孔结构长度。
[0017]如图3A所示，不同过孔长度可能导致产率的显著损失。例如，当与由临时工艺引起的晶片厚度变化相结合时，这种厚度损失可能进一步降低TSV产率。例如，可以不使用具有太短的TSV 304而不有效的裸片和具有太长的TSV 302而不有效的裸片。例如，晶片内的一些裸片可以具有太长的TSV 302并且在研磨或抛光期间断裂。其他过孔太短304并且掩埋在器件的半导体部分中。此外，在一些工艺中，不均匀的TSV可能是由不完整或不均匀的镀覆过程引起的。例如，在这样的工艺中，过孔开口可以被均匀地蚀刻，但是通过高纵横比开口的镀覆工艺可能不会均匀地填充过孔开口。这种工艺变化减少了有效裸片的数目306。因此，各种不同处理方法可能导致TSV长度不均匀。
[0018]图3B示出了TSV平坦化之后可以测量的8”晶片的厚度变化。可以看出，晶片的厚度可以变化4微米。晶片的一些区域可以具有高达58.09微米的厚度，而晶片的其他区域可以具有56.09微米的厚度，而晶片的其他区域可以具有约54.67微米的较低厚度。晶片厚度的
变化也会导致一些TSV变得无效，并且导致较低水平的工艺控制。
[0019]如上所述，由于例如裸片厚度不均匀性和TSV开口蚀刻不均匀性，在研磨半导体部分的背面以露出TSV本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种微电子结构，包括：体半导体部分，具有第一表面和与所述第一表面相对的第二表面；以及过孔结构，设置在开口中，所述开口沿着不平行于所述第一表面的方向至少部分地延伸穿过所述体半导体部分，所述过孔结构包括第一导电过孔部分、第二导电过孔部分、沿着所述第一导电过孔部分的侧壁延伸的第一阻挡层、以及第二阻挡层，所述第二阻挡层包括第一部分，所述第一部分设置在所述第一导电过孔部分与所述第二导电过孔部分之间，所述第二导电过孔部分从所述第二阻挡层延伸到至少所述第一表面。2.根据权利要求1所述的微电子器件，还包括在所述体半导体部分上的电介质层，所述第二导电过孔部分延伸穿过所述电介质层，使得所述第二导电过孔部分的端部与所述电介质层的上表面齐平或从所述电介质层的上表面凹陷。3.根据权利要求2所述的微电子器件，其中所述电介质层包括平坦化电介质接合层，所述平坦化电介质接合层被配置用于直接接合到另一元件。4.根据权利要求3所述的微电子器件，其中所述电介质层还包括在所述体半导体部分上的电介质阻挡层，所述平坦化电介质接合层设置在所述电介质阻挡层上。5.根据权利要求1至4中任一项所述的微电子器件，其中所述第二阻挡层包括第二部分，所述第二部分在所述第一阻挡层与所述第二导电过孔部分之间沿着所述第一阻挡层延伸。6.根据权利要求1至5中任一项所述的微电子器件，其中所述第一导电过孔部分的第一金属纹理不同于所述第二导电过孔部分的第二金属纹理。7.根据权利要求6所述的微电子器件，其中所述第二金属纹理具有沿着不平行于接合界面的111晶面而取向的晶粒。8.根据权利要求1至7中任一项所述的微电子器件，其中所述第一导电过孔部分和所述第二导电过孔部分包括铜，所述第一导电过孔部分的所述铜中具有杂质材料。9.根据权利要求8所述的微电子器件，其中所述第一导电过孔部分具有比所述第二导电过孔部分高的杂质浓度。10.根据权利要求8所述的微电子器件，其中所述第一导电过孔部分还包括一种或多种合金元素，所述一种或多种合金元素包括铍(Be)、铟(In)、镓(Ga)、锰(Mn)和镍(Ni)中的一种或多种。11.根据权利要求8所述的微电子器件，其中所述杂质材料包括硫、氧、碳或氮中的一种或多种。12.根据权利要求1至11中任一项所述的微电子器件，其中所述第一导电过孔部分和所述第二导电过孔部分包括不同金属或不同合金。13.根据权利要求1至12中任一项所述的微电子器件，其中所述第二表面包括有源表面，所述有源表面包括形成在所述第二表面中或所述第二表面上的有源集成电路系统。14.一种接合结构，包括根据权利要求1至13中任一项所述的微电子器件，其中所述微电子器件在没有介入粘合剂的情况下直接接合到另一元件。15.根据权利要求14所述的接合结构，其中所述第二导电过孔部分的端表面在没有介入粘合剂的情况下直接接合到所述另一元件的接触焊盘。16.根据权利要求14或15所述的接合结构，其中所述微电子元件和所述另一元件的非
导电接合区域在没有介入粘合剂的情况下直接接合。17.根据权利要求1至16中任一项所述的微电子器件，还包括第二过孔结构，所述第二过孔结构具有第一导电过孔部分、第二导电过孔部分、沿着所述第一导电过孔部分的侧壁延伸的第一阻挡层、和第二阻挡层，所述第二阻挡层包括第一部分，所述第一部分设置在所述第一导电过孔部分与所述第二导电过孔部分之间，其中所述过孔结构的所述第二导电过孔部分沿着与所述第二过孔结构的所述第二导电过孔部分的长度不同的长度延伸。18.一种微电子结构，包括：体半导体部分，具有第一表面和与所述第一表面相对的第二表面；以及过孔结构，设置在开口中，所述开口沿着不平行于所述第一表面的方向穿过所述第一表面、至少部分地延伸穿过所述体半导体部分，所述过孔结构包括第一导电过孔部分和第二导电过孔部分，所述第二导电过孔部分直接设置到所述第一导电过孔部分上并且在没有介入阻挡层的情况下与所述第一导电过孔部分接触，所述第二导电过孔部分设置在所述第一表面与所述第一导电过孔部分之间，所述第一导电过孔部分具有与所述第二导电过孔部分不同的材料组成。19.根据权利要求18所述的微电子器件，还包括沿着所述第一导电部分和所述第二导电部分的侧壁延伸的阻挡层。20.根据权利要求18至19中任一项所述的微电子器件，还包括在所述体半导体部分上的电介质层，所述第二导电过孔部分延伸穿过所述电介质层，使得所述第二导电过孔部分的端部与所述电介质层的上表面齐平或凹陷到所述电介质层的上表面下方。21.根据权利要求20所述的微电子器件，其中所述电介质层包括平坦化电介质接合层，所述平坦化电介质接合层被配置用于直接接合到另一元件。22.根据权利要求21所述的微电子器件，其中所述电介质层还包括在所述体半导体部分上的电介质阻挡层，所述平坦化电介质接合层设置在所述电介质阻挡层上。23.根据权利要求18至22中任一项所述的微电子器件，其中所述第一导电过孔部分的第一金属纹理不同于所述第二导电过孔部分的第二金属纹理。24.根据权利要求23所述的微电子器件，其中所述第二金属纹理具有沿着111晶面而取向的晶粒。25.根据权利要求18至24中任一项所述的微电子器件，其中所述第一导电过孔部分和所述第二导电过孔部分包括铜，所述第一导电过孔的所述铜中具有杂质材料。26.根据权利要求25所述的微电子器件，其中所述第一导电过孔部分包括一种或多种合金元素，所述一种或多种合金元素包括铍(Be)、铟(In)、镓(Ga)、锰(Mn)和镍(Ni)中的一种或多种。27.根据权利要求25所述的微电子器件，其中所述杂质材料包括硫、氧、碳或氮中的一种或多种。28.根据权利要求18至27中任一项所述的微电子器件，其中所述第一导电过孔部分和所述第二导电过孔部分包括不同金属或不同合金。29.一种接合结构，包括根据权利要求18至28中任一项所述的微电子器件，其中所述微电子器件在没有介入粘合剂的情况下直接接合到另一元件。30.根据权利要求29所述的接合结构，其中所述第二导电过孔部分的端表面在没有介
入粘合剂的情况下直接接合到所述另一元件的接触焊盘。31.根据权利要求29或30所述的接合结构，其中所述微电子元件和所述另一元件的非导电接合区域在没有介入粘合剂的情况下直接接合。32.一种微电子结构，包括：体半导体部分，具有第一表面和与所述第一表面相对的第二表面；以及过孔结构，设置在开口中，所述开口沿着不平行于所述第一表面的方向穿过所述第一表面、至少部分地延伸穿过所述体半导体部分，所述过孔结构包括第一导电过孔部分和第二导电过孔部分，所述第二导电过孔部分直接设置到所述第一导电过孔部分上并且在没有介入阻挡层的情况下与所述第一导电过孔部分接触，所述第二导电过孔部分设置在所述第一表面与所述第一导电过孔部分之间，所述第一导电过孔部分形成在所述第二导电过孔部分之前并且与所述第二导电过孔部分分开。33.根据权利要求32所述的微电子器件，还包括沿着所述第一导电部分和所述第二导电部分的侧壁延伸的阻挡层。34.根据权利要求32或33所述的微电子器件，其中所述第一导电过孔部分的第一金属纹理不同于所述第二导电过孔部分的第二金属纹理。35.根据权利要求34所述的微电子器件，其中所述第二金属纹理具有沿着111晶面而取向的晶粒。36.根据权利要求35所述的微电子器件，其中所述第一金属纹理具有在垂直方向30
°
以内取向的第一比例的111平面，其中所述第二金属纹理具有在垂直方向30
°
以内取向的第二比例的111平面，所述第二比例大于所述第一部分。37.根据权利要求32至36中任一项所述的微电子器件，其中所述第一导电过孔部分和所述第二导电过孔部分包括铜，所述第一导电过孔的所述铜中具有杂质材料。38.根据权利要求32至37中任一项所述的微电子器件，其中与所述第二导电过孔部分相比，所述第一导电部分具有较高百分比的合金元素。39.一种接合结构，包括根据权利要求32至38中任一项所述的微电子器件，其中所述微电子器件在没有介入粘合剂的情况下直接接合到另一元件。40.根据权利要求39所述的接合结构，其中所述第二导电过孔部分的端表面在没有介入粘合剂的情况下直接接合到所述另一元件的接触焊...

【专利技术属性】
技术研发人员：G，
申请(专利权)人：美商艾德亚半导体接合科技有限公司，
类型：发明
国别省市：