具有可控型栅极电阻的ESD-MOS器件及其制备方法技术

本发明专利技术提供一种具有可控型栅极电阻的ESD

【技术实现步骤摘要】
具有可控型栅极电阻的ESD
‑
MOS器件及其制备方法


[0001]本专利技术涉及半导体器件
，尤其涉及一种具有可控型栅极电阻的ESD
‑
MOS器件及其制备方法。

技术介绍

[0002]随着手机快充、电动汽车、无刷电机和锂电池慢慢兴起，中低压功率器件的需求越来越大。沟槽型MOS(Trench
‑
MOSFET)器件作为中低压功率器件的代表，常常作为开关器件广泛应用与电机驱动、逆变器和电源驱动系统中，是一种核心功率控制部件。
[0003]传统的Trench
‑
MOSFET器件基本上不具有ESD能力或施加栅压过大的保护。现有技术中以Trench
‑
MOSFET器件作为基础，增加了ESD保护结构以及在栅级沟槽多晶硅(Trench Ploy)和栅极终端区101之间增加一个栅极导通电阻Rg，参见图1，栅极导通电阻Rg是以掺杂后的多晶硅形式存在的，该电阻为MOS器件本身所具有的。由于栅极电阻的存在，若MOS器件导通过快，栅极电阻可减缓漏源电阻R
DS
从无穷大减少到R
DSON
的过程，从而不会过多的影响周围其他MOS器件，也会防止周围MOS器件的击穿。但若MOS器件导通过慢，漏源电阻R
DS
从无穷大减少到R
DSON
的过程特别慢，漏源电阻R
DS
会消耗大量的功率，导致MOS管发烫，过于频繁的开关条件，会引起MOS器件过热来影响器件的性能。因此，设计一个合理的栅极电阻对MOS器件来说，具有重要意义。
[0004]现有技术中，通常需要根据要设计的栅极电阻的阻值来改变MOS器件的版图或者改变多晶硅的掺杂浓度实现相应的阻值，版图设计或掺杂浓度的改变较为不变，且阻值单一不可变而使得MOS器件的应用受限。

技术实现思路

[0005]为了解决以上技术问题，本专利技术提供了一种具有可控型栅极电阻的ESD
‑
MOS器件及其制备方法。
[0006]本专利技术所解决的技术问题可以采用以下技术方案实现：
[0007]一种具有可控型栅极电阻的ESD
‑
MOS器件，包括：
[0008]栅极电阻，所述栅极电阻包括多个栅电阻沟槽，且所述多个栅电阻沟槽位于器件的有源区的栅极PAD区域和终端区之间，所述终端区环绕所述有源区设置；
[0009]多个金属焊接区，每一所述金属焊接区分别通过一接触孔连接所述栅电阻沟槽内的导电多晶硅，所述金属焊接区用以可控制地接入电阻修调电流，以烧调的方式调整所述栅极电阻的阻值。
[0010]优选地，位于不同的所述栅电阻沟槽的上方且相邻的两个所述金属焊接区之间通过金属连线相连接，以使所述栅极电阻呈现阵列状分布排列，且所述金属焊接区设置在所述栅极电阻横纵交叠处。
[0011]优选地，还包括：多个ESD保护沟槽，设置于所述栅极PAD区域的四周，所述ESD保护沟槽内包括多组串联的多晶硅二极管组，每一组所述多晶硅二极管组包括第一导电类型多
晶硅和第二导电类型多晶硅呈台阶状交替构成的背靠背二极管组。
[0012]优选地，所述ESD保护沟槽的内壁设有沟槽氧化层，所述沟槽氧化层包裹所述多晶硅二极管组。
[0013]优选地，所述栅电阻沟槽的内壁设有栅氧化层，所述栅氧化层包裹所述导电多晶硅。
[0014]本专利技术还提供一种具有可控型栅极电阻的ESD
‑
MOS器件的制备方法，用于制备如上述的具有可控型栅极电阻的ESD
‑
MOS器件，包括：
[0015]于器件的有源区的栅极PAD区域和终端区之间形成栅极电阻，所述栅极电阻包括多个栅电阻沟槽；
[0016]于所述栅电阻沟槽上方形成绝缘介质层，所述绝缘介质层中刻蚀有多个接触孔；
[0017]于所述绝缘介质层上方形成多个金属焊接区，每一所述金属焊接区分别通过一所述接触孔连接所述栅电阻沟槽内的导电多晶硅；
[0018]可控制地在其中两个所述金属焊接区之间接入电阻修调电流，以烧调的方式调整所述栅极电阻的阻值。
[0019]优选地，还包括：于不同的所述栅电阻沟槽的上方且相邻的两个所述金属焊接区之间通过金属连线相连接，以使所述栅极电阻呈现阵列状分布排列，且所述金属焊接区设置在所述栅极电阻横纵交叠处。
[0020]优选地，还包括：
[0021]于所述栅极PAD区域的四周形成多个ESD保护沟槽；
[0022]于每一所述ESD保护沟槽内进行沟槽氧化层的生长和多组串联的多晶硅二极管组的淀积，所述沟槽氧化层包裹所述多晶硅二极管组，所述多晶硅二极管组包括第一导电类型多晶硅和第二导电类型多晶硅呈台阶状交替排列构成的背靠背二极管组。
[0023]优选地，所述背靠背二极管组的制备步骤如下：
[0024]于所述ESD保护沟槽上方形成硬掩膜层，选择性地刻蚀所述硬掩模层，得到图形化的第一硬掩模窗口；
[0025]在所述第一硬掩模窗口的掩蔽下，对所述第一导电类型多晶硅进行刻蚀，得到位于所述ESD保护沟槽内的多晶沟槽；
[0026]再次选择性地刻蚀所述硬掩模层，得到图形化的第二硬掩模窗口；
[0027]在所述第二硬掩模窗口的掩蔽下，对所述第一导电类型多晶硅再次进行刻蚀，继续得到位于所述ESD保护沟槽内的多晶沟槽；
[0028]于所述多晶沟槽内淀积第二导电类型多晶硅，以形成第一导电类型多晶硅和第二导电类型多晶硅呈台阶状交替构成的所述背靠背二极管组。
[0029]优选地，所述第二硬掩模窗口的宽度大于所述第一硬掩模窗口的宽度。
[0030]本专利技术技术方案的优点或有益效果在于：
[0031]本专利技术在版图上设计多个接触孔和金属焊接区，金属焊接区通过接触孔与栅电阻沟槽内的导电多晶硅相连接，通过金属焊接区接入电阻修调电流，以烧调的方式调整栅极电阻的阻值，相比传统的MOS器件，本专利技术无需改变版图和多晶硅掺杂浓度，即可实现栅极电阻阻值的调整。
附图说明
[0032]图1为现有技术中，栅极电阻的俯视图；
[0033]图2为本专利技术较佳实施例中，具有可控型栅极电阻的ESD
‑
MOS器件的俯视图；
[0034]图3为本专利技术的一个较佳实施例中，栅极电阻的俯视图；
[0035]图4为本专利技术的另一个较佳实施例中，栅极电阻的俯视图；
[0036]图5为本专利技术的较佳实施例中，图2中A
‑
A
’
的剖面示意图；
[0037]图6为本专利技术的较佳实施例中，图2中B
‑
B
’
的剖面示意图；
[0038]图7
‑
15为本专利技术的较佳实施例中，具有可控型栅极电阻的ESD
‑
MOS器件的制备方法中各步骤的示意图。
[0039]附图标记说明：
[0040]100本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有可控型栅极电阻的ESD
‑
MOS器件，其特征在于，包括：栅极电阻，所述栅极电阻包括多个栅电阻沟槽，且所述多个栅电阻沟槽位于器件的有源区的栅极PAD区域和终端区之间，所述终端区环绕所述有源区设置；多个金属焊接区，每一所述金属焊接区分别通过一接触孔连接所述栅电阻沟槽内的导电多晶硅，所述金属焊接区用以可控制地接入电阻修调电流，以烧调的方式调整所述栅极电阻的阻值。2.根据权利要求1所述的具有可控型栅极电阻的ESD
‑
MOS器件，其特征在于，位于不同的所述栅电阻沟槽的上方且相邻的两个所述金属焊接区之间通过金属连线相连接，以使所述栅极电阻呈现阵列状分布排列，且所述金属焊接区设置在所述栅极电阻横纵交叠处。3.根据权利要求1所述的具有可控型栅极电阻的ESD
‑
MOS器件，其特征在于，还包括：多个ESD保护沟槽，设置于所述栅极PAD区域的四周，所述ESD保护沟槽内包括多组串联的多晶硅二极管组，每一组所述多晶硅二极管组包括第一导电类型多晶硅和第二导电类型多晶硅呈台阶状交替构成的背靠背二极管组。4.根据权利要求3所述的具有可控型栅极电阻的ESD
‑
MOS器件，其特征在于，所述ESD保护沟槽的内壁设有沟槽氧化层，所述沟槽氧化层包裹所述多晶硅二极管组。5.根据权利要求1所述的具有可控型栅极电阻的ESD
‑
MOS器件，其特征在于，所述栅电阻沟槽的内壁设有栅氧化层，所述栅氧化层包裹所述导电多晶硅。6.一种具有可控型栅极电阻的ESD
‑
MOS器件的制备方法，用于制备如权利要求1
‑
5任意一项所述的具有可控型栅极电阻的ESD
‑
MOS器件，其特征在于，包括：于器件的有源区的栅极PAD区域和终端区之间形成栅极电阻，所述栅极电阻包括多个栅电阻沟槽；于所述栅电阻沟槽上方形成绝缘介质层，所述绝缘介质层中刻蚀有多...

【专利技术属性】
技术研发人员：张雨，俱帅，杜琪，刘厚超，马一洁，苏亚兵，苏海伟，
申请(专利权)人：上海维安半导体有限公司，
类型：发明
国别省市：