基于泰勒多项式逼近的直接数字频率合成器及其方法技术

本发明专利技术提供了一种基于泰勒多项式逼近的直接数字频率合成器及其方法，包括相位累加模块、相位截取器、基于泰勒多项式逼近的相幅转换模块，相位累加模块的输出端与相位截取器的输入端连接，相位截取器的输出端与基于泰勒多项式逼近的相幅转换模块的输入端连接；相位累加模块、相位截取器、基于泰勒多项式逼近的相幅转换模块还分别与系统时钟连接，相位累加模块由依序连接的加法器与寄存器组成，基于泰勒多项式逼近的相幅转换模块由依序连接的π/4乘法器、对数转换器、多项式生成模块、加减法器和区间选择模块组成。本发明专利技术有效地解决了直接数字频率合成器的输出杂散问题，大幅度降低了直接数字频率合成器的功耗，并使其获得了更好的动态性能。的动态性能。的动态性能。

【技术实现步骤摘要】
基于泰勒多项式逼近的直接数字频率合成器及其方法


[0001]本专利技术属于数字频率合成
，具体涉及一种基于泰勒多项式逼近的直接数字频率合成器及其方法。

技术介绍

[0002]近年来，直接数字频率合成器(Direct Digital Frequency Synthesizer，缩写为DDS)以其所具有的体积小、生产成本低、频率分辨率高、易于智能控制等突出优点，在数字信号处理、数字集成电路设计、雷达测量、卫星导航等多个
得到了广泛应用，与直接数字频率合成器密切相关的专利技术文献和非专利技术文献层出不穷。
[0003]例如，申请公布号为CN 104113333 A的专利技术专利申请公开了一种直接数字频率合成器，包括时钟分频模块、相位累加模块、相位分路模块、相幅转换模块、第一交织采样模块、数模转换模块以及第二交织采样模块，时钟分频模块将系统时钟进行分频后分别给其他6个功能模块提供采样时钟；相位累加模块在输入的分频时钟控制下将输入的频率控制字进行线性相位相加输出合成信号的相位值；相位分路模块在输入的分频时钟控制下将相位累加模块输出的相位值分路输出给相幅转换模块；相幅转换模块在输入的分频时钟控制下将输入的相位值转换为对应的幅度值；第一交织采样模块在输入的分频时钟控制下将幅度值交织采样输出数字信号；数模转换模块在输入的分频时钟控制下将数字信号转换为模拟信号再经第二交织采样模块交织采样输出与系统时钟频率相同的信号。
[0004]又如，授权公告号为CN 106774630 B的专利技术专利公开了一种补偿式直接数字频率合成器，该专利技术除了包括传统直接数字频率合成器中的相位累加器、正弦查找表ROM、数模转换器DAC和低通滤波器LPF外，还包括下述部件：
[0005]相位累加寄存器，用于生成第一数据流，即相位截断前第n个时钟的标准信号X[n]和相位截断后第n个时钟的误差信号e[n]，n为大于等于0的整数；
[0006]相位截断补偿系数计算器，根据所述第一数据流计算第n个时钟的相位截断补偿系数Ck[n]，(k＝1,2,3,4,5)；
[0007]延时对齐单元1，用于对齐所述第n个时钟的相位截断补偿系数Ck[n]与正弦查找表ROM产生的第二数据流；
[0008]相位截断补偿器，根据所述第n个时钟的相位截断补偿系数Ck[n]对延时对齐后的第二数据流进行线性和非线性补偿；
[0009]正弦查找误差表ROM，工作频率和存储容量与正弦查找表ROM完全一样，但每个存储单元存储了对应幅度值第n个时钟的量化误差e
’
[n]；
[0010]加法器，将正弦查找表ROM和正弦查找误差表ROM相同地址单元的数据累加得到第三数据流；
[0011]延时对齐单元2，用于对齐所述幅度值第n个时钟的量化误差e
’
[n]与所述第三数据流；
[0012]幅度量化误差补偿系数计算器，根据延时对齐后的第三数据流X
’
[n]与量化误差
e
’
[n]计算得出幅度量化误差补偿系数；
[0013]延时对齐单元3，用于对齐相位截断补偿器产生的数据流与幅度量化误差补偿系数；
[0014]幅度量化误差补偿器，根据延时对齐后第n个时钟的幅度量化误差补偿系数C
’
k[n]，(k＝1,2,3,4,5)，对相位截断补偿器输出的数据进一步进行线性和非线性补偿，最后将补偿后的数据输送给数模转换器。
[0015]再如，北京交通大学研究生宋彦斌的硕士学位论文《直接数字频率合成器的研究方法与实现》对直接数字频率合成器的基本结构、工作原理及其研发方向进行了系统的归纳、分析。尤其值得一提的是，该学位论文对泰勒级数近似算法在直接数字频率合成器中的数据转换方面的应用进行系统的描述，对直接数字频率合成器的设计具有重要的参考作用。
[0016]总的说来，上述专利技术文献或非专利技术文献所公开的技术方案在一定程度上体现了直接数字频率合成器领域的技术发展趋势，但是，上述现有技术也存在一定的技术缺陷。以CN104113333A号专利技术专利申请所公开的技术方案为例，该专利技术能以低速的实际采样时钟，获得高速的采样频率，同时提高输出信号的频率并降低系统的功耗，这是其显著的优点，然而，该专利技术也存在系统复杂以及数据转换所采用的算法不尽合理的缺陷。以CN106774630B号专利技术专利所公开的技术方案为例，该专利技术较好地解决了直接数字频率合成器所存在的输出杂散问题，但是，该专利技术中的相幅转换主要是基于正弦查找表ROM的存储而实现的，其在拓展高位输出或更高的频率精度时都将会大幅度地增大正弦查找表ROM所占的面积，增加其功耗；此外，正弦查找表ROM的误差设计还存在误差位宽不一致的问题，若使用最大位宽，将会大大增大资源的消耗，且在进行查值的过程中，受地址位影响，该专利技术无法在高频条件下工作。再以硕士学位论文《直接数字频率合成器的研究方法与实现》所公开的技术方案为例，该硕士学位论文全景式地展现了直接数字频率合成器的设计方法及其发展趋势，并较为系统地研究了泰勒级数近似算法在直接数字频率合成器中的应用问题，然而，该论文中的泰勒展开是通过拟合正弦查找表ROM进行查表实现的，这就使得CN 106774630 B号专利技术专利所存在的技术缺陷同样存在于该论文所公开的技术方案中。
[0017]另需说明的是，申请人此前提交的公布号为CN 115001485 A的专利技术专利申请公开了一种基于泰勒多项式逼近的直接数字频率合成器，就技术原理而言，该专利技术优于上述现有技术，但是，在具体实现其技术原理的技术手段方面，该专利技术存在不足。

技术实现思路

[0018]本专利技术的目的旨在降低直接数字频率合成器输出杂散的同时，降低其功耗，并获得更好的动态性能，从而克服上述现有技术的缺陷。
[0019]为了实现上述目的，本专利技术采用了下述技术方案：
[0020]一种基于泰勒多项式逼近的直接数字频率合成器，包括相位累加模块(也称为相位累加器模块)、相位截取器(也称为相位截取模块或者相位截断器)、基于泰勒多项式逼近的相幅转换模块，相位累加模块的输出端与相位截取器的输入端连接，相位截取器的输出端与基于泰勒多项式逼近的相幅转换模块的输入端连接；相位累加模块、相位截取器、基于泰勒多项式逼近的相幅转换模块还分别与系统时钟连接，相位累加模块由依序连接的加法
器与寄存器组成(所谓依序连接，是指在数字码的流向上，各器件由前到后的连接关系，以下同)，基于泰勒多项式逼近的相幅转换模块由依序连接的π/4乘法器、对数转换器、多项式生成模块、加减法器和区间选择模块组成，其中，多项式生成模块共计4块，4块多项式生成模块以并联的方式分别与位于其前端的对数转换器和位于其后端的加减法器连接。
[0021]在上述技术方案的基础上，本专利技术可附加下述技术手段，以便更好地实现本专利技术的目的：
[0022]所述π/4乘法器由依序连接的第一加法器、第二加法器、第三加法器组成。
[0023]进一步地，所述对数转换器由首“本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于泰勒多项式逼近的直接数字频率合成器，包括相位累加模块、相位截取器、基于泰勒多项式逼近的相幅转换模块，相位累加模块的输出端与相位截取器的输入端连接，相位截取器的输出端与基于泰勒多项式逼近的相幅转换模块的输入端连接；相位累加模块、相位截取器、基于泰勒多项式逼近的相幅转换模块还分别与系统时钟连接，其特征在于：相位累加模块由依序连接的加法器与寄存器组成，基于泰勒多项式逼近的相幅转换模块由依序连接的π/4乘法器、对数转换器、多项式生成模块、加减法器和区间选择模块组成，其中，多项式生成模块共计4块，4块多项式生成模块以并联的方式分别与位于其前端的对数转换器和位于其后端的加减法器连接。2.如权利要求1所述的基于泰勒多项式逼近的直接数字频率合成器，其特征在于：所述π/4乘法器由依序连接的第一加法器、第二加法器、第三加法器组成。3.如权利要求1所述的基于泰勒多项式逼近的直接数字频率合成器，其特征在于：所述对数转换器由首“1”探测器、移位器和加法器组成。4.如权利要求1所述的基于泰勒多项式逼近的直接数字频率合成器，其特征在于：所述4块多项式生成模块均由依序连接的乘法器、反对数转换器、加法器组成。5.如权利要求4所述的基于泰勒多项式逼近的直接数字频率合成器，其特征在于：所述反对数转换器由依序连接的首“1”转换器、移位器、加法器组成。6.一种数字码处理方法，其特征在于，使用权利要求1至5任一项所述的基于泰勒多项式逼近的直接数字频率合成器，包括下述步骤：步骤1，当表示相位增量的数字码输入到相位累加模块时，相位累加模块在系统时钟驱动下，向相位截取器输出该增量所表示的相位数字码；步骤2，相位截取器对相位数字码进行截断处理后，将位宽为18位的相位数字码输送给基于泰勒多项式逼近的相幅转换模块；步骤3，基于泰勒多项式逼近的相幅转换模块对宽为18位的相位数字码进行处理后，输出该相位数字码所对应的正余弦幅度数字码。7.如权利要求6所述的数字码处理方法，其特征在于：执行步骤1时，表示相位增量的数字码先通过加法器与寄存器存储的上一次的相位数字码相加，之后输出给寄存器更新其存储的相位数字码。8.如权利要求6所述的数字码处理方法，其特征在于：步骤3包括下述子步骤：步骤3
‑
1，π/4乘法器对相位累加器输出的相位数...

【专利技术属性】
技术研发人员：姚剑锋，袁凤江，张顺，王自鑫，牟炳叡，
申请(专利权)人：佛山市蓝箭电子股份有限公司，
类型：发明
国别省市：