碳化硅二极管及其制造方法技术

本发明专利技术实施例提供的一种碳化硅二极管，包括：阴极金属层；位于所述阴极金属层之上的n型碳化硅层；位于所述n型碳化硅层内的若干个沟槽，所述沟槽的内壁截面成弧形；位于所述n型碳化硅层内且位于所述沟槽下方的p型掺杂区；覆盖所述n型碳化层的表面及所述沟槽内壁的阳极金属层。本发明专利技术在不提高碳化硅二极管芯片面积的条件下可以显著增加肖特基接触面积，在保持碳化硅二极管反向漏电不变的情况下能够降低碳化硅二极管的正向压降，从而提高碳化硅二极管的开关效率并降低能耗。管的开关效率并降低能耗。管的开关效率并降低能耗。

【技术实现步骤摘要】
碳化硅二极管及其制造方法


[0001]本专利技术属于碳化硅二极管
，特别是涉及一种碳化硅二极管及其制造方法。

技术介绍

[0002]碳化硅材料作为第三代宽禁带半导体材料的代表之一，具有禁带宽度大、临界击穿电场高、热导率高和电子饱和漂移速度高等特点，在大功率、高温及高频电力电子领域具有广阔的应用前景。碳化硅材料制成的二极管相比较常规的硅、锗材质的二极管而言，具有耐高压、耐高温以及电场强度高的优点，因此应用范围越来越广。但是常规的碳化硅二极管也存在有较大缺陷：碳化硅二极管由于禁带较宽，因此具有较高的正向压降(Vf)，因此碳化硅二极管在工作时需要更高的正向电压才能实现导通，开关效率较低且能耗高。

技术实现思路

[0003]有鉴于此，本专利技术的目的是提供一种碳化硅二极管及其制造方法，以降低碳化硅二极管的正向压降，提高碳化硅二极管的开关效率并降低能耗。
[0004]本专利技术实施例提供的一种碳化硅二极管，包括：
[0005]阴极金属层；
[0006]位于所述阴极金属层之上的n型碳化硅层；
[0007]位于所述n型碳化硅层内的若干个沟槽，所述沟槽的内壁截面成弧形；
[0008]位于所述n型碳化硅层内且位于所述沟槽下方的p型掺杂区；
[0009]覆盖所述n型碳化层的表面及所述沟槽内壁的阳极金属层。
[0010]可选的，本专利技术的碳化硅二极管，所述p型掺杂区的宽度小于所述沟槽的开口宽度。
[0011]可选的，本专利技术的碳化硅二极管，所述阳极金属层与所述p型掺杂区接触.
[0012]本专利技术实施例提供的一种碳化硅二极管的制造方法，包括：
[0013]在提供的n型碳化硅层上形成硬掩膜层，通过光刻工艺定义出沟槽的位置，对所述硬掩膜层进行刻蚀将所述n型碳化硅层暴露出来；
[0014]以所述硬掩膜层为掩膜，对所述n型碳化硅层进行各向同性刻蚀，在所述n型碳化硅层内形成若干个沟槽；
[0015]以所述硬掩膜层为掩膜，进行p型离子注入在所述n型碳化硅层内形成p型掺杂区，所述p型掺杂区位于所述沟槽的底部；
[0016]去除所述硬掩膜层，形成阳极金属层，所述阳极金属层覆盖所述n型碳化层的表面及所述沟槽的内壁。
[0017]可选的，本专利技术的碳化硅二极管的制造方法，还包括：在所述n型碳化硅层的底部形成阴极金属层。
[0018]可选的，本专利技术的碳化硅二极管的制造方法，形成所述沟槽时，以所述硬掩膜层为
掩膜，对所述n型碳化硅层进行各向同性刻蚀，包括：
[0019]以所述硬掩膜层为掩膜，对所述n型碳化硅层进行各向异性刻蚀；
[0020]对所述n型碳化硅层进行各向同性刻蚀。
[0021]本专利技术在不提高碳化硅二极管芯片面积的条件下可以显著增加肖特基接触面积，在保持碳化硅二极管反向漏电不变的情况下能够降低碳化硅二极管的正向压降，从而提高碳化硅二极管的开关效率并降低能耗。
附图说明
[0022]为了更加清楚地说明本专利技术示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。
[0023]图1是本专利技术提供的碳化硅二极管的一个实施例的剖面结构示意图；
[0024]图2至图5是本专利技术的碳化硅二极管的制造方法的一个实施例的主要工艺节点的剖面结构示意图。
具体实施方式
[0025]为使本专利技术的目的、技术方案和优点更加清楚，以下将结合本专利技术实施例中的附图，通过具体方式，完整地描述本专利技术的技术方案。
[0026]图1是本专利技术提供的碳化硅二极管的一个实施例的剖面结构示意图，如图1所示，本专利技术的碳化硅二极管包括阴极金属层20，位于阴极金属层20之上的n型碳化硅层21，位于n型碳化硅层21内的若干个沟槽32，沟槽32的内壁截面成弧形。为了方便展示，本专利技术实施例中仅示例性的示出了两个沟槽32结构，沟槽32的数量依据碳化硅二极管的规格设定。
[0027]位于n型碳化硅层21内且位于沟槽32下方的p型掺杂区22，优选的，p型掺杂区22的宽度小于沟槽32的开口宽度，这样可以简化p型掺杂区22的制造工艺。
[0028]覆盖n型碳化层21的表面及沟槽32内壁的阳极金属层23，可选的，阳极金属层23与p型掺杂区22接触。p型掺杂区22在n型碳化硅层21内形成横向电场，可以提高碳化硅二极管的反向击穿电压，并降低碳化硅二极管的反向漏电。
[0029]本专利技术的碳化硅二极管，在n型碳化层内形成若干个内壁截面成弧形的沟槽，可以在不提高碳化硅二极管芯片面积的条件下显著增加阳极金属层与n型碳化硅层之间的肖特基接触面积，在保持碳化硅二极管反向漏电不变的情况下能够降低碳化硅二极管的正向压降，从而提高碳化硅二极管的开关效率并降低能耗。
[0030]图2至图5是本专利技术的碳化硅二极管的制造方法的一个实施例的主要工艺节点的剖面结构示意图。如图2至图5所示，本专利技术的一种碳化硅二极管的制造方法，包括：
[0031]首先，如图2所示，在提供的n型碳化硅层21上形成硬掩膜层30，之后淀积一层光刻胶并通过光刻工艺定义出沟槽的位置，然后对硬掩膜层30进行刻蚀将n型碳化硅层21暴露出来，之后去除所述光刻胶。
[0032]接下来，如图3所示，以剩余的硬掩膜层30为掩膜，对n型碳化硅层21进行各向异性刻蚀，在n型碳化硅层21内形成若干个浅沟槽31，本专利技术实施例中仅示例性的示出了两个浅沟槽31结构。本专利技术实施例对浅沟槽31的具体深度不进行限定，只需浅沟槽31的底部截止于n型碳化硅层21内即可。
[0033]接下来，如图4所示，以剩余的硬掩膜层30为掩膜，对n型碳化硅层21进行各向同性刻蚀，增加所形成的浅沟槽的宽度和深度，在n型碳化硅层21内形成沟槽32，沟槽32的内壁截面成弧形。
[0034]形成沟槽32时，先进行各向异性刻蚀，再进行各向同性刻蚀，可以增加沟槽32的深度，进一步增加后续形成阳极金属层与n型碳化硅层之间肖特基接触面积。
[0035]接下来，如图5所示，以剩余的硬掩膜层30为掩膜，进行p型离子注入，在n型碳化硅层内形成p型掺杂区22，p型掺杂区22位于沟槽32的底部。通过剩余的硬掩膜层30作为p型掺杂的掺杂掩膜，保证p型掺杂工艺简单。
[0036]最后，去除硬掩膜层，覆盖n型碳化层21的表面及沟槽32的内壁形成阳极金属层23，并在n型碳化硅层21的底部形成阴极金属层20，所形成的结构如图1所示。
[0037]尽管本专利技术的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本专利技术的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本专利技术并不限于特定的细节和这里示出与描述的图例。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅二极管，其特征在于，包括：阴极金属层；位于所述阴极金属层之上的n型碳化硅层；位于所述n型碳化硅层内的若干个沟槽，所述沟槽的内壁截面成弧形；位于所述n型碳化硅层内且位于所述沟槽下方的p型掺杂区；覆盖所述n型碳化层的表面及所述沟槽内壁的阳极金属层。2.如权利要求1所述的碳化硅二极管，其特征在于，所述p型掺杂区的宽度小于所述沟槽的开口宽度。3.如权利要求1所述的碳化硅二极管，其特征在于，所述阳极金属层与所述p型掺杂区接触。4.一种碳化硅二极管的制造方法，其特征在于，包括：在提供的n型碳化硅层上形成硬掩膜层，通过光刻工艺定义出沟槽的位置，对所述硬掩膜层进行刻蚀将所述n型碳化硅层暴露出来；以所述硬掩膜层...

【专利技术属性】
技术研发人员：范让萱，缪进征，王鹏飞，
申请(专利权)人：苏州东微半导体股份有限公司，
类型：发明
国别省市：