DCDC环路补偿结构制造技术

本发明专利技术公开了一种DCDC环路补偿结构，包括补偿模块，其特征在于，所述补偿模块包括第一电阻、第二电阻、第三电阻、第四电位器、第五电阻、第六电阻、第七电位器、第一运算放大器、第一输出端、第二输出端、第一二极管、第一电容、第二电容、第一MOS管。本发明专利技术通过设置同比例升压的方式进行调节补偿。压的方式进行调节补偿。压的方式进行调节补偿。

【技术实现步骤摘要】
DCDC环路补偿结构


[0001]本专利技术涉及检测控制领域，特别涉及DCDC环路补偿结构。

技术介绍

[0002]公开号；CN109039070公开了一种BUCK型DCDC输出恒流检测控制电路及方法，包括输入电压补偿网络、输出电压分压网络、输入电流采样网络、环路控制电路和降压型电路，通过检测输入电流，同时引入输入电压补偿网络，实现输出恒流控制，对输入电压和输出电压引入补偿 ，但在升压时由于前置电路的限制无法进行补偿，并且因升降的波动特性，无法在升压或降压时进行反向补偿。

技术实现思路

[0003]针对上述技术问题，本专利技术的目的是提供一种DCDC环路补偿结构，包括补偿模块，所述补偿模块包括第一电阻R1、第二电阻R2、第三电阻R3、第四电位器R4、第五电阻R5、第六电阻R6、第七电位器R7、第一运算放大器U1、第一输出端OUT1、第二输出端OUT2、第一二极管D1、第一电容C1、第二电容C2、第一MOS管Q1、第一电感L1，所述第一电阻R1一端和电源连接，第一电阻R1另一端和第二电阻R2一端、第三电阻R3一端、第一运算放大器U1同相端连接，第一运算放大器U1反相端和第四电位器R4抽头端、第四电位器R4一端、第一电容C1一端连接，第四电位器R4另一端和第一MOS管Q1栅极、第一运算放大器U1输出端、第三电阻R3另一端连接，第一MOS管Q1漏极和第一二极管D1阳极、第一电感L1一端连接，第一二极管D1阴极和第二电容C2一端、第五电阻R5一端、第一输出端OUT1连接，第六电阻R6一端和电源连接，第六电阻R6另一端和第七电位器R7一端、第七电位器R7抽头端、第二输出端OUT2连接， 第七电位器R7另一端、第五电阻R5另一端、第二电容C2另一端、第一MOS管Q1源极、第一电容C1另一端、第二电阻R2另一端和接地端连接；第一电阻R1、第二电阻R2构成第一运算放大器U1提供偏置，第一电阻R1、第三电阻R3构成第一运算放大器U1正反馈，第四电位器R4和第一电容C1用于积分并反馈第一运算放大器U1反相端，第一运算放大器U1进行输出，第四电位器R4用于调节第一运算放大器U1输出频率，第一MOS管Q1用于接收第一运算放大器U1输出信号，导通时，第一电感L1经第一MOS管Q1回路，反之经第一二极管D1反馈到第二电容C2，完成同参数比例升压，第五电阻R5用于第二电容C2采样反馈到第一输出端OUT1，第一输出端OUT1和补偿模块的MCU的GPIO口连接，第六电阻R6和第七电位器R7分压采样预设值输入反馈到第二输出端OUT2，第七电位器R7和第四电位器R4初始参数与及调节参数同步，第二输出端OUT2和GPIO口连接，完成MCU获取实际分压采样的预设值反馈信号与同比例参数实际升压采样信号。
[0004]进一步的，所述补偿模块还包括第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电位器R12、第十三电阻R13、第二运算放大器U2、第三运算放大器U3、OUT3，所述第八电阻R8一端和第一二极管D1阴极连接，第八电阻R8另一端和第九电阻R9一端、第二运算放大器U2同相端连接，第二运算放大器U2反相端和第十电阻R10一端连接，第十电阻
R10另一端和第十一电阻R11一端、第二运算放大器U2输出端、第三运算放大器U3同相端连接，第三运算放大器U3反相端和第十二电位器R12一端、第十三电阻R13一端连接，第十三电阻R13另一端和第三运算放大器U3输出端、OUT3连接，第十二电位器R12抽头端、第十二电位器R12另一端、第十一电阻R11另一端、第九电阻R9另一端和接地端连接；考虑到MCU输出为脉冲信号时可进行升降控制，通过第八电阻R8、第九电阻R9为第二运算放大器U2提供分压输入信号，第二运算放大器U2反相端和第十电阻R10、第十一电阻R11组成负反馈与分压输入信号进行加减运算，经第二运算放大器U2输出后反馈到第三运算放大器U3，第十二电位器R12和第十三电阻R13用于调节第三运算放大器U3输出的补偿系数，在由OUT3反馈到MCU进行模数转换后反馈到升压电路完成补偿。
[0005]进一步的，所述补偿模块还包括第十四电阻R14、第十五电阻R15、第二二极管D2，所述第十四电阻R14一端和电源连接，第十四电阻R14另一端和第十五电阻R15一端、第二二极管D2阳极连接，第二二极管D2阴极和第一电感L1另一端连接，第十五电阻R15另一端和接地端连接；考虑到升降一体，经第十四电阻R14和第十五电阻R15为第一电感L1提供输入，让第四电位器R4初始设置时电源经第一电阻R1、第三电阻R3、第一电容C1为第一运算放大器U1反相端提供初始频率信号，使第一电感L1在初始频率状态下使第二电容C2端信号处于上移状态，正反调节后使第二电容C2进行上行或下行漂移反馈，实现升降信号的获取，同时因第二电容C2的上移会使第二运算放大器U2的输出上移具备反向补偿。
[0006]进一步的，所述补偿模块还包括第十六电阻R16、第十七电阻R17、第四运算放大器U4，所述第四运算放大器U4同相端和第一运算放大器U1输出端连接，第四运算放大器U4反相端和第十六电阻R16一端、第十七电阻R17一端连接，第四运算放大器U4输出端和第一MOS管Q1栅极连接，第十六电阻R16另一端和电源连接，第十七电阻R17另一端和接地端连接；第四运算放大器U4用于第一运算放大器U1输出模数转换，第十六电阻R16和第十七电阻R17用于设置第四运算放大器U4参考信号。
[0007]进一步的，所述补偿模块还包括第三二极管D3，所述第三二极管D3阳极和第二运算放大器U2输出端连接，第三二极管D3阴极和第三运算放大器U3同相端连接；串接的第三二极管D3阴极用于增加其他补偿信号提供输入。
[0008]进一步的，所述补偿模块还包括第十八电阻R18，所述第十八电阻R18一端和第四运算放大器U4输出端连接，第十八电阻R18另一端和接地端连接；第十八电阻R18用于第一MOS管Q1泄放。
[0009]进一步的，所述第四电位器R4和/或第七电位器R7和/或第十二电位器R12为数控电位器；第四电位器R4、第七电位器R7、第十二电位器R12对应数控电位器时，H为电位器的信号输入端，L为接地端，W为抽头端，CLK、DIN、CS反分别和MCU的GPIO口连接，其中CLK为输入信号，DIN为双向调节信号，CS为选中信号。
[0010]进一步的，所述第一电容C1为可变电容；第四电位器R4进行数控时，通过第二电容C2进行协调确定初始频率原点。
[0011]本专利技术与现有技术相比的有益效果是：通过设置同比例升压的方式进行调节补偿，并对同比例升压电路设置初始输入实现降压区域，同时具备正反补偿，增加适配性。
附图说明
[0012]为了更清楚地说明本专利技术实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0013]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种DCDC环路补偿结构，包括补偿模块，其特征在于，所述补偿模块包括第一电阻、第二电阻、第三电阻、第四电位器、第五电阻、第六电阻、第七电位器、第一运算放大器、第一输出端、第二输出端、第一二极管、第一电容、第二电容、第一MOS管、第一电感，所述第一电阻一端和电源连接，第一电阻另一端和第二电阻一端、第三电阻一端、第一运算放大器同相端连接，第一运算放大器反相端和第四电位器抽头端、第四电位器一端、第一电容一端连接，第四电位器另一端和第一MOS管栅极、第一运算放大器输出端、第三电阻另一端连接，第一MOS管漏极和第一二极管阳极、第一电感一端连接，第一二极管阴极和第二电容一端、第五电阻一端、第一输出端连接，第六电阻一端和电源连接，第六电阻另一端和第七电位器一端、第七电位器抽头端、第二输出端连接， 第七电位器另一端、第五电阻另一端、第二电容另一端、第一MOS管源极、第一电容另一端、第二电阻另一端和接地端连接。2.根据权利要求1所述的DCDC环路补偿结构，其特征在于，所述补偿模块还包括第八电阻、第九电阻、第十电阻、第十一电阻、第十二电位器、第十三电阻、第二运算放大器、第三运算放大器、OUT3，所述第八电阻一端和第一二极管阴极连接，第八电阻另一端和第九电阻一端、第二运算放大器同相端连接，第二运算放大器反相端和第十电阻一端连接，第十电阻另一端和第十一电阻一端、第二运算放大器输出端、第三运算放大器同相端连接，第三运算放大器反相端和第十二电位器一端、第十三电阻一端连接，第十三电...

【专利技术属性】
技术研发人员：郭虎，王照新，李建伟，蔡彩银，
申请(专利权)人：北京炎黄国芯科技有限公司，
类型：发明
国别省市：