本发明专利技术公开了一种用于高压到低压的电平转换电路，主要解决现有电平转换电路较大的传输延时导致其无法实现可靠的电平转换问题。该电路包括MOS管M1~MOS管M12和反相器INV1；将多个MOS管进行交叉耦合结构的连接输入信号依次通过输入反相器电路、电平转换电路和输出反相器电路后，实现信号由高压到低压的转换。本发明专利技术采用低阈值NMOS管拓宽了电压范围；采用使能控制降低了电路静态功耗，减少了电路中PMOS管的受压，从而利用PMOS管改善响应速度提高转换速率，提升了电平转换电路工作的稳定性。因此，适宜推广应用。适宜推广应用。适宜推广应用。
【技术实现步骤摘要】
一种用于高压到低压的电平转换电路
[0001]本专利技术涉及电子电路
，具体地说，是涉及一种用于高压到低压的电平转换电路。
技术介绍
[0002]在集成芯片中，通常包含I/O电路和内核电路。其中，I/O电路用于使得内核电路与集成芯片的外部电路实现双向数据传输。但是，内核电路的电源电压通常与外部电路电源电压不同，因此，所述I/O电路需具备电压转换能力(也即是所述I/O电路需包含电平转换电路)，以将内核电路的电源电压转换至适用于外部电路的电源电压以输出至外部电路。然而，随着集成芯片产品的功能性越来越多样化，集成芯片通常会连接至不同的外部电路，则所述I/O电路中的电平转换电路相应的也应具备将内核电路的电源电压转换为多种不同电压的能力。
[0003]在复杂集成芯片的片上系统中，常采用多电压技术来实现低功耗和高性能的折衷，电平转换单元有效地实现了不同电压域之间的数据交互。电平转换单元分为从高电平到低电平转换和从低电平到高电平转换两种。
[0004]如图1所示为现有技术的一种传统的交叉耦合结构的电平转换电路，该电路在工作过程中，当输入为“0”时，P3和Pl管受压；当输入为“1”时，P2和P4管受压。也就是说，无论输入如何，电平转换单元中总有一半的PMOS 管受压，遭受NBTI效应的影响。另外，由于采用了交叉耦合的结构，上拉管Pl 和P2的上拉能力和与下拉管Nl和N2下拉能力必须相当，否则就会发生竞争，增加时延。特别是输入Vin靠近阈值电压，甚至低于阈值电压时，上述情况会更加严重。当输入电平低于阈值电压时，通过Nl管的电流很小，N1管的下拉能力无 法将节点1的电压下拉至地，电平转换功能失效。而NBTI使得PMOS管的阈值电压上升、时延退化，更会严重影响交叉耦合管的可靠性。
技术实现思路
[0005]本专利技术的目的在于提供一种用于高压到低压的电平转换电路，主要解决现有电平转换电路较大的传输延时导致其无法实现可靠的电平转换问题。
[0006]为实现上述目的，本专利技术采用的技术方案如下：一种用于高压到低压的电平转换电路，包括MOS管M1~MOS管M12和反相器INV1；所述反相器INV1的输入端作为电平信号的输入端，MOS管M1的栅极与源极及MOS管M2的栅极相连后与反相器INV1的输出端相连，MOS管M1的漏极与MOS管M2的漏极相连，MOS管M2的源极与MOS管M6的源极相连，MOS管M5、MOS管M8的栅极均与MOS管M2的源极相连，MOS管M4的源极与MOS管M5的漏极相连，MOS管M3的漏极与MOS管M4的漏极相连，MOS管M6、MOS管M7的栅极均与MOS管M4的栅极相连，MOS管M5的漏极与MOS管M6的漏极相连，MOS管M7的漏极与MOS管M8的漏极相连，MOS管M9、MOS管M10的栅极均与MOS管M1的漏极相连，MOS管M9的漏极与MOS管M10的漏极相连，MOS管M10的源极与MOS管M8的栅极相连，MOS管M11、MOS管M12的栅极均与MOS管M3
的漏极相连，MOS管M11的漏极与MOS管M12的漏极相连，MOS管M12的源极与MOS管M8的源极相连；MOS管M3、MOS管M9、MOS管M11的源极均接地，MOS管M9的漏极、MOS管M10的漏极相连后作为电平信号的输出端，MOS管M3的栅极、MOS管M4的栅极相连后作为使能信号的输入端。
[0007]进一步地，在本专利技术中，所述MOS管M5的栅极与MOS管M1的源极之间连接有用于进行脉冲宽度调节的电容C1，所述MOS管M7的栅极与MOS管M4的栅极之间连接有用于进行脉冲宽度调节的电容C2。
[0008]进一步地，在本专利技术中，所述MOS管M1、MOS管M3、MOS管M5、MOS管M6、MOS管M9、MOS管M11均为尺寸大小相同的NMOS管；所述MOS管M2、MOS管M4、MOS管M7、MOS管M8、MOS管M10、MOS管M12均为尺寸大小相同的PMOS管。
[0009]进一步地，在本专利技术中，所述电平转换电路还包括温度保护电路，所述温度保护电路包括栅极从MOS管M11、MOS管M11的漏极获取驱动电压Vb的MOS管M13、MOS管M14、MOS管M15，集电极与MOS管M13的漏极相连、基极接基准电压Vref、发射极接地的三极管Q1，栅极与三极管Q1的集电极相连、源极与三极管Q1的发射极相连的MOS管M16，以及源极与三极管Q1的集电极相连、漏极与MOS管M14的漏极、栅极与MOS管M9的漏极相连的MOS管M17；其中，MOS管M13、MOS管M14、MOS管M15的源极接电压VCC，MOS管M15的漏极还与MOS管M16的漏极相连。
[0010]进一步地，在本专利技术中，所述电平转换电路还包括输入端连接于MOS管M9的漏极、MOS管M10的漏极的反相器INV2，所述MOS管M17的栅极连接于反相器INV2的输出端。
[0011]进一步地，在本专利技术中，所述MOS管M13~MOS管M17采用厚栅氧高压MOS管。
[0012]进一步地，在本专利技术中，所述三极管Q1为PNP型测温三极管。
[0013]与现有技术相比，本专利技术具有以下有益效果：（1）本专利技术采用低阈值NMOS管拓宽了电压范围；采用使能控制降低了电路静态功耗，减少了电路中PMOS管的受压，从而利用PMOS管改善响应速度提高转换速率，提升了电平转换电路工作的稳定性。
[0014]（2）本专利技术在另一种实施方式还设置有温度保护电路，利用温度保护电路中三极管的测温功能，随着温度的上升，使三极管Q1的开启电压持续下降，
①
点的电位迅速被拉低，从而使得MOS管M16被关闭，因此
②
点的电位变为高电平，输出变为低电平，触发了保护系统，从而利用该温度保护电路实现对电平转换电路的保护。
附图说明
[0015]图1为现有技术的一种传统的交叉耦合结构的电平转换电路原理图。
[0016]图2为本专利技术
‑
实施例1的电平转换电路原理图。
[0017]图3为本专利技术
‑
实施例2的电平转换电路原理图。
[0018]图4为本专利技术
‑
实施例3的中的温度保护电路原理图。
实施方式
[0019]下面结合附图说明和实施例对本专利技术作进一步说明，本专利技术的方式包括但不仅限于以下实施例。
实施例1
[0020]如图2所示，本专利技术公开的一种用于高压到低压的电平转换电路，包括MOS管M1~MOS管M12和反相器INV1；所述反相器INV1的输入端作为电平信号的输入端，MOS管M1的栅极与源极及MOS管M2的栅极相连后与反相器INV1的输出端相连，MOS管M1的漏极与MOS管M2的漏极相连，MOS管M2的源极与MOS管M6的源极相连，MOS管M5、MOS管M8的栅极均与MOS管M2的源极相连，MOS管M4的源极与MOS管M5的漏极相连，MOS管M3的漏极与MOS管M4的漏极相连，MOS管M6、MOS管M7的栅极均与MOS管M4的栅极相本文档来自技高网...
【技术保护点】
【技术特征摘要】
1. 一种用于高压到低压的电平转换电路，其特征在于，包括MOS管M1~MOS管M12和反相器INV1；所述反相器INV1的输入端作为电平信号的输入端，MOS管M1的栅极与源极及MOS管M2的栅极相连后与反相器INV1的输出端相连，MOS管M1的漏极与MOS管M2的漏极相连，MOS管M2的源极与MOS管M6的源极相连，MOS管M5、MOS管M8的栅极均与MOS管M2的源极相连，MOS管M4的源极与MOS管M5的漏极相连，MOS管M3的漏极与MOS管M4的漏极相连，MOS管M6、MOS管M7的栅极均与MOS管M4的栅极相连，MOS管M5的漏极与MOS管M6的漏极相连，MOS管M7的漏极与MOS管M8的漏极相连，MOS管M9、MOS管M10的栅极均与MOS管M1的漏极相连，MOS管M9的漏极与MOS管M10的漏极相连，MOS管M10的源极与MOS管M8的栅极相连，MOS管M11、MOS管M12的栅极均与MOS管M3的漏极相连，MOS管M11的漏极与MOS管M12的漏极相连，MOS管M12的源极与MOS管M8的源极相连； MOS管M3、MOS管M9、MOS管M11的源极均接地，MOS管M9的漏极、MOS管M10的漏极相连后作为电平信号的输出端，MOS管M3的栅极、MOS管M4的栅极相连后作为使能信号的输入端。2.根据权利要求1所述的一种用于高压到低压的电平转换电路，其特征在于，所述MOS管M5的栅极与MOS管M1的源极之间连接有用于进行脉冲宽度调节的电容C1，所述MOS管M7的栅极与MOS管M4的栅极之间连接有用于进行脉冲宽度调节的电容C2。3...
【专利技术属性】
技术研发人员：郭虎，王照新，李建伟，蔡彩银，
申请(专利权)人：北京炎黄国芯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。