一种方便线路连接的集成电路测试方法及系统技术方案

本发明专利技术提供一种方便线路连接的集成电路测试方法及系统，涉及集成电路测试技术领域，包括：获取待测集成电路，设置测试电路板，测试点以及柔性互连阵列，进行对准连接，获取待测器件信息并解密，得到待测电路信息；生成初始测试信号序列，映射至量子态空间生成量子测试信号序列，进行信号输入，生成输出结果信号，进行对比，根据对比结果计算性能指标，进行参数调整，生成优化测试信号序列并反馈至控制器，得到最优性能指标；确定偏差程度，生成置信度评分并与置信度阈值比较，高于置信度阈值，则标记为合格，否则调整超参数，更新置信度阈值直至收敛，若收敛至不合格状态则进行推理，确定失效模式和改进方案，与器件测试信息打包上传至服务器。

【技术实现步骤摘要】

本专利技术涉及集成电路测试，尤其涉及一种方便线路连接的集成电路测试方法及系统。

技术介绍

1、集成电路的测试是集成电路生产过程中不可或缺的一个重要环节,其目的是验证生产出的集成电路是否符合设计要求,性能指标是否达标，传统的集成电路测试方法主要包括探针测试和负载板测试两种，探针测试是指利用探针台将细小的探针直接与集成电路的引脚接触,通过向引脚施加测试信号和采集引脚输出信号,来判断集成电路的功能和性能是否合格，负载板测试是指将被测集成电路装配到专门设计的负载板上,通过负载板上的连接器或者焊盘与集成电路引脚相连,再利用自动测试设备向集成电路施加测试信号和采集输出信号；

2、但是，探针测试对探针的精度和可靠性要求很高,且当集成电路引脚数量增多、间距减小时,探针的制作和操作难度加大,测试成本升高，负载板测试虽然克服了探针测试的部分缺陷,但是负载板的设计和制作较为复杂,且每种集成电路都需要专门的负载板,通用性差,成本较高；

3、因此，亟需一种方法解决现有技术中存在的问题。

技术实现思路p>

1、本专利本文档来自技高网...

【技术保护点】

1.一种方便线路连接的集成电路测试方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，获取至少包含两个引脚的待测集成电路，根据所述待测集成电路设置测试电路板，在所述测试电路板上设置所述待测集成电路中引脚对应的测试点以及柔性互连阵列，调节所述柔性互连阵列对应的电纤维束并进行自适应对准连接，通过所述测试电路板中的量子计算单元获取待测器件信息并解密，得到待测电路信息包括：

3.根据权利要求2所述的方法，其特征在于，以最小化测试点之间的串扰为目标，在测试电路板的布线空间内自动生成最优测试点布局如下公式所示：

4.根据权利要求1所述的方法，其特征...

【技术特征摘要】

1.一种方便线路连接的集成电路测试方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，获取至少包含两个引脚的待测集成电路，根据所述待测集成电路设置测试电路板，在所述测试电路板上设置所述待测集成电路中引脚对应的测试点以及柔性互连阵列，调节所述柔性互连阵列对应的电纤维束并进行自适应对准连接，通过所述测试电路板中的量子计算单元获取待测器件信息并解密，得到待测电路信息包括：

3.根据权利要求2所述的方法，其特征在于，以最小化测试点之间的串扰为目标，在测试电路板的布线空间内自动生成最优测试点布局如下公式所示：

4.根据权利要求1所述的方法，其特征在于，将所述待测电路信息发送至神经网络单元并结合多任务迁移学习算法，根据所述待测电路信息，结合预训练的器件测试模型生成初始测试信号序列以及对应的预期结果信号，并映射至量子态空间生成量子测试信号序列以及对应的量子预期结果，通过所述柔性互连阵列将所述量子测试信号序列添加到待测集成电路的测试点上进行信号输入，生成输出结果信号并映射至量子态空间，结合量子态比特计算方法与量子预期结果进行对比，根据对比结果通过量子增强学习方法计算性能指标并添加至自学习优化模块，根据所述对比结果对所述器件测试模型进行参数调整和量子电路结构优化，生成优化测试信号序列...

【专利技术属性】
技术研发人员：郭虎，李建伟，蔡彩银，
申请(专利权)人：北京炎黄国芯科技有限公司，
类型：发明
国别省市：