ESD保护电路及半导体装置制造方法及图纸

本发明专利技术提供一种与被保护电路的运行电压及破坏电压对应的ESD保护电路及半导体装置。一种ESD保护电路(100)，连接于V

【技术实现步骤摘要】
ESD保护电路及半导体装置


[0001]本专利技术涉及一种ESD保护电路及半导体装置。

技术介绍

[0002]半导体集成电路有不耐受静电放电(Electro
‑
Static Discharge，ESD)而容易被破坏之虞。具体而言，若具有金属氧化物半导体(Metal
‑
Oxide
‑
Semiconductor，MOS)结构的元件包含在半导体集成电路中，则大多会发生栅极绝缘膜破坏等那样的电场破坏。因此，半导体集成电路大多包括用于保护内部电路不受静电放电影响的ESD保护电路。
[0003]作为ESD保护电路，例如可列举：利用了击穿现象的二极管型ESD保护电路、利用了NMOS(N沟道MOS)晶体管的突返(snapback)动作的栅极接地(gate grounded，gg)NMOS型ESD保护电路等。
[0004]作为二极管型ESD保护电路，例如提出了通过在与内部电路连接的外部连接端子和电源供给线等之间连接两个以上的串联连接的二极管串，与二极管的个数成比例地扩大外部连接端子的允许的电压本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种静电放电保护电路，连接于第一端子与第二端子之间，与在运行电压下运行并且在破坏电压以上的电压下被破坏的被保护电路并联连接，而保护所述被保护电路不受静电放电的影响，所述静电放电保护电路的特征在于，具有串联连接的多个静电放电保护元件，所述多个静电放电保护元件是晶体管、二极管元件或者它们的组合，比所述运行电压高的电压下的所述多个静电放电保护元件的电流
‑
电压特性的总和比所述运行电压高且比所述破坏电压低，直至达到能够保护所述被保护电路的放电电流值以上。2.根据权利要求1所述的静电放电保护电路，其中，所述多个静电放电保护元件的电流
‑
电压特性的总和中的击穿电压比所述运行电压高。3.根据权利要求1所述的静电放电保护电路，其中，所述多个静电放电保护元件包括所述晶体管，所述多个静电放电保护元件的电流
‑
电压特性的总和中的保持电压比所述运行电压高。4.根据权利要求1所述的静电放电保护电路，其中，所述晶体管是金属氧化物半导体晶体管或者双极晶体管。5.根据权利...

【专利技术属性】
技术研发人员：津村和宏，
申请(专利权)人：艾普凌科株式会社，
类型：发明
国别省市：