本发明专利技术公开的一种显示信号的采样方法、设备、装置及显示设备，该方法包括：IC芯片在接收到待采样显示信号之前，先基于接收到的校验信号，生成采样信号，校验信号是由首个IC芯片接收到初始校验信号后，传输到该IC芯片的，初始校验信号由预设数量的目标逻辑信号组成，其周期与待采样显示信号的周期相同，IC芯片在接收到待采样显示信号后，在待采样显示信号的上升沿到达时，使能采样信号，并基于采样信号对待采样显示信号进行采样。由于IC芯片在对待采用显示信号进行采样时，是基于IC芯片的采样信号进行采样的，采样信号由IC芯片接收到的校验信号生成，因此，每个IC芯片的采样点不同，相比于采用固定采样点进行采样，可以提高采样的准确率。率。率。
【技术实现步骤摘要】
一种显示信号的采样方法、设备、装置及显示设备
[0001]本专利技术涉及通信
，特别涉及一种显示信号的采样方法、设备、装置及显示设备。
技术介绍
[0002]Mini LED背光通常采用多个IC芯片控制背光亮度，多个IC芯片分为多组，每组IC芯片间使用单线串联连接，IC芯片与IC芯片间采用单线归零码进行信号传递。
[0003]相关技术中，IC芯片在接收到显示信号的上升沿后，经过一个固定的时间开始采样，然而，在实际的测试中，由于IC芯片自身的特性，比如，IC芯片自身的阻抗，IC芯片自身的晶振，会使输入至IC芯片的信号的高电平信号的占空比和由该IC芯片输出的信号的高电平信号的占空比不同，因此多个IC芯片串联后，信号的高电平信号的占空比会朝着变大或变小的方向变化，这样，针对每组IC芯片，每个IC芯片都在接收到显示信号的上升沿后，经过一个固定的时间进行采样，可能会存在采样出错的问题。
技术实现思路
[0004]本专利技术提供一种显示信号的采样方法、设备、装置及显示设备，用以解决现有技术中存在的对单线归零码格式的显示信号进行采样时，采样准确率低的问题。
[0005]第一方面，本申请提供一种显示信号采样方法，该方法包括：针对串联连接的IC芯片中的每个IC芯片执行以下步骤：
[0006]所述IC芯片接收到待采样显示信号后，在所述待采样显示信号的上升沿的到达时刻，使能所述IC芯片的采样信号；
[0007]所述IC芯片基于所述采样信号，对所述待采样显示信号进行采样，其中，所述采样信号是在接收待采样显示信号之前，所述IC芯片基于接收到的校验信号生成的，所述校验信号为由首个IC芯片接收到初始校验信号后，传输至所述IC芯片的，且所述初始校验信号是由预设数量的目标逻辑信号组成的，所述初始校验信号的周期与所述待采样显示信号的周期相同。
[0008]在一种可能的实现方式中，若所述采样信号为采样时钟信号，则所述IC芯片基于所述采样信号，对所述待采样显示信号进行采样，包括：
[0009]所述IC芯片在所述采样时钟信号的下降沿，对所述待采样显示信号进行采样；或
[0010]所述IC芯片在所述采样时钟信号的下降沿后的第一预设时长内，对所述待采样显示信号进行采样。
[0011]在一种可能的实现方式中，通过下列方式确定所述采样时钟信号：
[0012]所述IC芯片根据所述校验信号的周期，对所述IC芯片的自身时钟信号进行处理，得到所述采样时钟信号。
[0013]在一种可能的实现方式中，若所述采样信号为采样计数信号，则所述IC芯片基于所述采样信号，对所述待采样显示信号进行采样，包括：
[0014]所述IC芯片在所述采样计数信号对应的计数值到达时，对所述待采样显示信号进行采样；或
[0015]所述IC芯片在所述采样计数信号对应的计数值到达后的第二预设时长内，对所述待采样显示信号进行采样。
[0016]在一种可能的实现方式中，通过下列方式确定所述采样计数信号对应的计数值：
[0017]所述IC芯片在确定接收到所述校验信号的上升沿时，通过内部计数器开始计数；
[0018]所述IC芯片在确定接收到所述校验信号的下降沿时，确定所述内部计数器的计数值；
[0019]所述IC将所述计数值作为与所述采样计数信号对应的计数值。
[0020]在一种可能的实现方式中，所述目标逻辑信号的高电平的占空比大于第一占空比，小于第二占空比，其中，所述第一占空比为所述待采样显示信号的逻辑“0”信号的高电平信号的占空比，所述第二占空比为所述待采样显示信号的逻辑“1”信号的高电平信号的占空比。
[0021]在一种可能的实现方式中，所述IC芯片基于所述采样信号，对所述待采样显示信号进行采样后，还包括：
[0022]所述IC芯片确定本次采样结束后，关闭所述采样信号。
[0023]第二方面，本申请提供一种显示信号的采样设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现如第一方面任一项所述的显示信号的采样方法的步骤。
[0024]第三方面，本申请提供一种显示信号的采样装置，包括：
[0025]使能模块，用于接收到待采样显示信号后，在所述待采样显示信号的上升沿的到达时刻，使能所述IC芯片的采样信号；
[0026]采样模块，用于基于所述采样信号，对所述待采样显示信号进行采样，其中，所述采样信号是在接收待采样显示信号之前，所述IC芯片基于接收到的校验信号生成的，所述校验信号为由首个IC芯片接收到初始校验信号后，传输至所述IC芯片的，且所述初始校验信号是由预设数量的目标逻辑信号组成的，所述初始校验信号的周期与所述待采样显示信号的周期相同。
[0027]在一种可能的实现方式中，若所述采样信号为采样时钟信号，则采样模块具体用于：
[0028]在所述采样时钟信号的下降沿，对所述待采样显示信号进行采样；或
[0029]在所述采样时钟信号的下降沿后的第一预设时长内，对所述待采样显示信号进行采样。
[0030]在一种可能的实现方式中，通过下列方式确定所述采样时钟信号：
[0031]根据所述校验信号的周期，对所述IC芯片的自身时钟信号进行处理，得到所述采样时钟信号。
[0032]在一种可能的实现方式中，若所述采样信号为采样计数信号，则所述采样模块具体用于：
[0033]在所述采样计数信号对应的计数值到达时，对所述待采样显示信号进行采样；或
[0034]在所述采样计数信号对应的计数值到达后的第二预设时长内，对所述待采样显示
信号进行采样。
[0035]在一种可能的实现方式中，通过下列方式确定所述采样计数信号对应的计数值：
[0036]在确定接收到所述校验信号的上升沿时，通过内部计数器开始计数；
[0037]在确定接收到所述校验信号的下降沿时，确定所述内部计数器的计数值；
[0038]将所述计数值作为与所述采样计数信号对应的计数值。
[0039]在一种可能的实现方式中，所述目标逻辑信号的高电平的占空比大于第一占空比，小于第二占空比，其中，所述第一占空比为所述待采样显示信号的逻辑“0”信号的高电平信号的占空比，所述第二占空比为所述待采样显示信号的逻辑“1”信号的高电平信号的占空比。
[0040]在一种可能的实现方式中，该采样装置还包括关闭模块；
[0041]所述基于所述采样信号，对所述待采样显示信号进行采样后，关闭模块用于：
[0042]确定本次采样结束后，关闭所述采样信号。
[0043]第四方面，本申请实施例还提供一种显示设备，该显示设备包括第二方面任一所述的显示信号的采样设备。
[0044]第五方面，本申请还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，当所述计算机指令在计算机上运行时，使得计算机执行如第一方面中任一项所述的显示信号的采样方法的步骤。
[本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种显示信号的采样方法，其特征在于，该方法包括：针对串联连接的IC芯片中的每个IC芯片执行以下步骤：所述IC芯片接收到待采样显示信号后，在所述待采样显示信号的上升沿的到达时刻，使能所述IC芯片的采样信号；所述IC芯片基于所述采样信号，对所述待采样显示信号进行采样，其中，所述采样信号是在接收待采样显示信号之前，所述IC芯片基于接收到的校验信号生成的，所述校验信号为由首个IC芯片接收到初始校验信号后，传输至所述IC芯片的，且所述初始校验信号是由预设数量的目标逻辑信号组成的，所述初始校验信号的周期与所述待采样显示信号的周期相同。2.如权利要求1所述的方法，其特征在于，若所述采样信号为采样时钟信号，则所述IC芯片基于所述采样信号，对所述待采样显示信号进行采样，包括：所述IC芯片在所述采样时钟信号的下降沿，对所述待采样显示信号进行采样；或所述IC芯片在所述采样时钟信号的下降沿后的第一预设时长内，对所述待采样显示信号进行采样。3.如权利要求2所述的方法，其特征在于，通过下列方式确定所述采样时钟信号：所述IC芯片根据所述校验信号的周期，对所述IC芯片的自身时钟信号进行处理，得到所述采样时钟信号。4.如权利要求1所述的方法，其特征在于，若所述采样信号为采样计数信号，则所述IC芯片基于所述采样信号，对所述待采样显示信号进行采样，包括：所述IC芯片在所述采样计数信号对应的计数值到达时，对所述待采样显示信号进行采样；或所述IC芯片在所述采样计数信号对应的计数值到达后的第二预设时长内，对所述待采样显示信号进行采样。5.如权利要求4所述的方法，其特征在于，通过下列方式确定所述采样计数信号对应的计数值：所...
【专利技术属性】
技术研发人员：梅洪格，路永全，林荣镇，严丞辉，
申请(专利权)人：北京显芯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。