毛刺去除电路制造技术

本申请提供一种低延时的毛刺去除电路。毛刺去除电路包括第一信号边沿检测器、第二信号边沿检测器、锁存器以及控制信号产生器。第一信号边沿检测器根据第一控制信号被启动来检测输入信号的上升沿并产生第一检测结果。第二信号边沿检测器根据第二控制信号被启动来检测输入信号的下降沿并产生第二检测结果。锁存器根据第一检测结果以设定所产生的输出信号，根据第二检测结果以清除所产生的输出信号。控制信号产生器屏蔽输入信号上的毛刺以产生处理后信号，根据处理后信号以产生第一控制信号以及第二控制信号。以及第二控制信号。以及第二控制信号。

【技术实现步骤摘要】
毛刺去除电路


[0001]本申请涉及模拟集成电路领域，尤其涉及一种低延时的信号毛刺去除电路。

技术介绍

[0002]在芯片应用领域，集成电路器件之间的交互通信会使用到高速的传输协议，例如改进型集成电路总线(Improved Inter Integrated Circuit,I3C)接口。I3C传输总线的关键功能是最大程度地提高数据传输速度，同时保持集成电路器件的基本功能。但是在实际应用中，参与总线协议通信的集成电路器件会对总线信号产生噪声耦合或是地反弹(Ground bounce)现象，这些干扰容易造成总线信号的抖动，引发不可控制的信号毛刺，从而使得集成电路器件的逻辑功能异常。由于此类毛刺信号的不可控性，现有技术中常见的抗毛刺(deglitch)电路需要使用足够多的电阻
‑
电容滤波电路来去除这些信号毛刺。这些电阻
‑
电容滤波电路会增加信号从输入到输出传输过程中的延时时间，对高速的传输协议所要求的高速低延时的数据传输规格造成了很大影响。

技术实现思路

[0003]本申请提供了一种低延时的毛刺去除本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种毛刺去除电路，其特征在于，包括：第一信号边沿检测器，接收输入信号，并且根据第一控制信号被启动来检测所述输入信号的上升沿并生成第一检测结果；第二信号边沿检测器，接收所述输入信号，并且根据第二控制信号被启动来检测所述输入信号的下降沿并生成第二检测结果；锁存器，耦接所述第一信号边沿检测器以及所述第二信号边沿检测器，根据所述第一检测结果设定所产生的输出信号，根据所述第二检测结果清除所产生的所述输出信号；以及控制信号产生器，屏蔽所述输入信号上的毛刺以产生处理后信号，根据所述处理后信号以产生所述第一控制信号以及所述第二控制信号。2.根据权利要求1所述的毛刺去除电路，其特征在于，所述第一信号边沿检测器为第一触发器，所述第一触发器的重置端接收所述第一控制信号，所述第一触发器的数据端接收第一逻辑值，所述第一触发器的时钟端接收所述输入信号，所述第一触发器的输出端产生所述第一检测结果。3.根据权利要求2所述的毛刺去除电路，其特征在于，所述第二信号边沿检测器包括：反相器，接收所述输入信号，产生反相输入信号；以及第二触发器，所述第二触发器的重置端接收所述第二控制信号，所述第二触发器的数据端接收所述第一逻辑值，所述第二触发器的时钟端接收所述反相输入信号，所述第二触发器的输出端产生所述第二检测结果。4.根据权利要求3所述的毛刺去除电路，其特征在于，所述第一触发器以及所述第二触发器为D型触发器。5.根据权利要求1所述的毛刺去除电路，其特征在于，当所述第一控制信号为第一逻辑值时，所述第一信号边沿检测器被启动，当所述第一控制信号为第二逻辑值时，所述第一信号边沿检测器不被启动；当所述第二控制信号为所述第一逻辑值时，所述第二信号边沿检测器被启动，当所述第二控制信号为所述第二逻辑值时，所述第二信号边沿检测器不被启动，所述第一逻辑值与所述第二逻辑值不相同。6.根据权利要求1所述的毛刺去除电路，其特征在于，所述控制信号产生器包括：滤波器，用以接收所述输入信号，并屏蔽所述输入信号上的毛刺以产生所述处理后信号；以及逻辑电路，耦接所述滤波器，根据所述处理后信号以及外部重置输入信号进行逻辑运算以产生所述第一控制信号以及所述第二控制信号。7.根据权利要求6所述的毛刺去除电路，其特征在...

【专利技术属性】
技术研发人员：权力，丁学欣，张亮，常仲元，顾宇非，江立新，严钢，胡宗杰，
申请(专利权)人：澜起电子科技上海有限公司，
类型：发明
国别省市：