本申请涉及高频电路。根据本发明专利技术提供的一种电路具有：第一共面线，其包括形成于电介质衬底的第一平面上的第一带形导体和形成于第一平面上并且布置在第一带形导体一侧的第一接地导体；第二共面线，其包括形成于电介质衬底的第二平面上的第二带形导体和形成于第二平面上并且布置在第二带形导体一侧的第二接地导体，其中，第一带形导体和第二带形导体并联地电连接并且关于电介质衬底而平面对称，并且第一接地导体和第二接地导体并联地电连接并且关于电介质衬底而平面对称。
【技术实现步骤摘要】
高频电路
1本专利技术涉及一种高频电路，更具体地，涉及一种具有共面(coplanar)线路的电路。技术背景2传统RF电路或微波电路的线路部分由共面波导(下称CWG)或微带 线(下称MSL)形成。参照图la、 lb和2。图la和lb是示出使用MSL 技术的衰减器100的视图。图la和lb示出了第一现有技术，并分别示出 衰减器100的前后表面。图2是图la的AA，面。在图la、 lb和图2 中，同样的附图标记用于同样的结构元件。3图la和lb中的衰减器100包括印刷电路板101和用于覆盖印刷电路 板101的屏蔽壳体102。印刷电路板在下文中被称为PCB。 PCB 101包括 衬底103、形成于衬底103前表面上的带形导线104和105、形成于衬底 103的整个后表面上的接地导体106、安装在衬底103前表面上的贴片电 阻(chip resistor) 107、 108和109以及通孔(via) 110。导线104的一端 电连接到同轴线缆111的内导体112。而导线104的另一端电连接到同轴 线缆114的内导体115。贴片电阻107和108插入在导线104中，使得导 线114被分成三段。贴片电阻109的一端在贴片电阻107和贴片电阻108 之间电连接到导线104，而另一端电连接到导线105。导线105通过穿过 衬底103的通孔110电连接到接地导体106。屏蔽壳体102电连接到同轴 线缆111的外导体113、同轴线缆114的外导体116以及接地导体106。4第二现有技术是一种微波集成电路，其具有由两个对称布置的CWG (如在JP (Kokai (未审査专利申请)2005-217582)中所公开的那样)而 形成的线路。在具有低损耗和高Q值的传输线缆中，这种微波集成电路不 需要金属壁来围绕导线。5利用第一现有技术的衰减器100，贴片部件的端子部分具有不需要的 电感分量。通孔IIO也具有不需要的电感分量。不需要的电容分量c出现 在各个导线与接地导体106之间。这些不需要的电感和电容分量的特性主 要由电介质衬底的相对介电常数和厚度以及安装在电介质衬底上的电子部 件的形状和尺寸来决定，而不能因设计而随便改变。这种不需要的电感和 电容分量最终变成衰减器100的频率特性降低的因素。而且，第二现有技 术的微波集成电路未考虑电子器件在衬底上的安装。6提供一种具有共面线路、由此可使得部件容易定位和设计，这将是较 为有利的。
技术实现思路
7通过所公开的各实施例，包括带形导线和布置在所述带形导线一侧的导体的共面线形成于电介质衬底的前表面和后表面上。这些共面线并联地电连接，并且关于电介质衬底而平面对称。而且，共面线的至少一部分由屏蔽构件覆盖或包围。插入或连接到共面线的电子器件布置在电介质衬底的前表面和后表面上，并且形成于前表面和后表面上的电路的至少一部分 是一样的或者等同的。优选地，这些电子器件布置成使得它们例如对于频率增加而关于电介质衬底平面对称。8即，所公开的实施例提供一种电路，其特征在于具有第一共面线， 其包括形成于电介质衬底的第一平面上的第一带形导体和形成于所述第一 平面上并且布置在所述第一带形导体一侧的第一接地导体；第二共面线， 其包括形成于所述电介质衬底的第二平面上的第二带形导体和形成于所述 第二平面上并且布置在所述第二带形导体一侧的第二接地导体，其中，所 述第一带形导体和所述第二带形导体并联地电连接并且关于所述电介质衬 底而平面对称，并且所述第一接地导体和所述第二接地导体并联地电连接 并且关于所述电介质衬底而平面对称。9在一个实例中，所述第一共面线的至少一部分和所述第二共面线的至 少一部分由屏蔽构件覆盖或包围。10在另一实例中，至少一个第一电子器件插入在所述第一带形导体中，7并且至少一个与所述第一电子器件一样或等同的第二电子器件插入在所述第二带形导体中。所述第二电子器件的位置和所述第一电子器件的位置可 以关于所述电介质衬底而平面对称。11另一实例的电路还包括至少一个第一电子器件，所述第一电子器件的 至少一端电连接到所述第一带形导体并且所述第一电子器件布置在所述第 一带形导体的另一侧。所述电路可以还包括至少一个与所述第一电子器件 一样或等同的第二电子器件，所述第二电子器件的至少一端连接到所述第 二带形导体并且所述第二电子器件布置在所述第二带形导体的另一侧。而 且，所述第二电子器件的位置和所述第一电子器件的位置可以关于所述电 介质衬底而平面对称。12在另外一个实例中，所述电路还包括形成于所述第一平面上并且布置 在所述第一带形导体另一侧的第三接地导体，所述第三接地导体和所述第 一带形导体之间的距离大于所述第一接地导体和所述第一带形导体之间的 距离。所述电路可以还包括形成于所述第二平面上并且布置在所述第二带 形导体另一侧的第四接地导体，并且所述第四接地导体和所述第二带形导 体之间的距离可以大于所述第二接地导体和所述第二带形导体之间的距 离。所述第三接地导体和所述第一带形导体之间的距离可以比所述第一接 地导体和所述第一带形导体之间的距离大五倍或更大。13而且，所述第四接地导体与所述第二带形导体之间的距离可以大于所 述第二接地导体和所述第二带形导体之间的距离。所述第四接地导体和所 述第二带形导体之间的距离可以比所述第二接地导体和所述第二带形导体 之间的距离大五倍或更大。14所公开的实施例还提供了一种电路，其特征在于具有第一共面线， 其包括形成于电介质衬底的第一平面上的第一带形导体和形成于所述第一 平面上并且布置在所述第一带形导体一侧的第二带形导体；第二共面线，其包括形成于所述电介质衬底的第二平面上的第三带形导体和第四带形导 体，其中所述第一带形导体和所述第三带形导体并联地电连接并且关于所 述电介质衬底而平面对称，并且所述第二带形导体和所述第四带形导体并 联地电连接并且关于所述电介质衬底而平面对称。15在一个实例中，所述第一共面线的至少一部分和所述第二共面线的至 少一部分由屏蔽构件覆盖或包围。16在另一实例中，所述第一带形导体和所述第二带形导体布置在形成于所述第一平面上的第一接地导体和形成于所述第一平面上的第二接地导体 之间，所述第三带形导体和所述第四带形导体布置在形成于所述第二平面 上的第三接地导体和形成于所述第二平面上的第四接地导体之间，所述第 一带形导体和所述第一接地导体之间的距离以及所述第二带形导体和所述 第二接地导体之间的距离小于所述第一带形导体和所述第二带形导体之间的距离的一半；所述第三带形导体和所述第三接地导体之间的距离以及所 述第四带形导体和所述第四接地导体之间的距离小于所述第三带形导体和 所述第四带形导体之间的距离的一半。所述第一带形导体和所述第一接地 导体之间的距离以及所述第二带形导体和所述第二接地导体之间的距离可 以是所述第一带形导体和所述第二带形导体之间的距离的1/10或更小。所 述第三带形导体和所述第三接地导体之间的距离以及所述第四带形导体和 所述第四接地导体之间的距离可以是所述第三带形导体和所述第四带形导 体之间的距离的1/10或更小。17在另一实例中，所述第一带形导体和所述第二带形导体布置在形成于 所述第一平面上的第一接地导体和形成于所述第一平面上的第二接地导体 之间，所述第三带形导体和所述本文档来自技高网...
【技术保护点】
一种电路，包括： 第一共面线，其包括形成于电介质衬底的第一平面上的第一带形导体和形成于所述第一平面上并且布置在所述第一带形导体一侧的第一接地导体；和 第二共面线，其包括形成于所述电介质衬底的第二平面上的第二带形导体和形成于所述第 二平面上并且布置在所述第二带形导体一侧的第二接地导体， 其中，所述第一带形导体和所述第二带形导体并联地电连接并且关于所述电介质衬底而平面对称，并且 所述第一接地导体和所述第二接地导体并联地电连接并且关于所述电介质衬底而平面对称。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：川畑茂，
申请(专利权)人：安捷伦科技有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。