基于FPGA的RISC-V处理器自动化部署方法技术

本发明专利技术公开了基于FPGA的RISC

【技术实现步骤摘要】
基于FPGA的RISC
‑
V处理器自动化部署方法


[0001]本专利技术涉及处理器自动化部署领域，具体涉及基于FPGA的RISC
‑
V处理器自动化部署方法。

技术介绍

[0002]如今RISC
‑
V因为其开源、简洁、灵活可扩展等特性而备受青睐。目前网上不少优秀的开源的RISC
‑
V处理器项目，这些项目一般会提供相应的FPGA工程来供用户在FPGA上进行部署使用。
[0003]缺陷：这些项目的FPGA工程只能支持一个或多个特定的FPGA板卡，如果不支持用户使用的板卡，用户就需要进行额外的适配移植开发。然而移植过程涉及FPGA的底层知识，不利于初学者的快速上手。而对于处理器学习者，他们也许对FPGA底层的相关细节并不关心，只是想将处理器快速的进行部署验证。所以有必要有一个将处理器针对不同板卡进行自动化部署的工具。
[0004]一篇最接近的现有技术文献：ZUMA:An Open FPGA Overlay Architecture。
[0005]出处：Bra本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于FPGA的RISC
‑
V处理器自动化部署方法，其特征在于，包括以下步骤：S1、分别在三块FPGA板卡上建立三个模板工程；S2、生成三个模板工程的TCL脚本，总结出同一类别中不同FPGA板卡的差异，并将差异映射到TCL脚本中对应的需要改动的部分，保留不需要改动的部分，得到模板TCL脚本；S3、对用户提供的板卡描述文件(board_file)以及配置信息用Python脚本进行解析提取并在TCL脚本对应的部分进行填充，得到适配用户板卡的TCL脚本，进而得到适配用户板卡的工程。2.根据权利要求1所述的基于FPGA的RISC
‑
V处理器自动化部署方法，其特征在于，步骤S1中，所述三块FPGA板卡分别属于赛灵思FPGA的三个类别：Zynq、Zynq Ultrascale+以及纯FPGA。3.根据权利要求2所述的基于FPGA的RISC
‑
V处理器自动化部署方法，其特征在于，对于Zynq系列和Zynq Ultrascale+系列的板卡，模板工程具体如下：FPGA处理系统(Processing System)端的ARM核通过SD卡启动Linux,然后执行相应的C程序将RISC
‑
V处理器需要执行的二进制文件通过AXI总线写入DDR内存；完成写入后，ARM核结束RISC
‑
V处理器的复位，处理器从写入的内存地址通过AXI总线读取指令执行，UART串口对处理器启动linux内核的打印信息传输到PC主机上打印。4.根据权利要求3所述的基于FPGA的RISC
‑
V处理器自动化部署方法，其特征在于，相对于Zynq系列和Zynq Ultrascale+系列的板卡，纯FPGA系列的板卡对应的模板工程具体如下：需要添加IP：Memory Interface Generator(MIG)作为外部DDR SODIMM的控制器；需要添加...

【专利技术属性】
技术研发人员：祁家豪，邹毅，
申请(专利权)人：华南理工大学，
类型：发明
国别省市：