一种具有高存储带宽的多裸片存算架构FPGA制造技术

本申请公开了一种具有高存储带宽的多裸片存算架构FPGA，涉及FPGA技术领域，该多裸片存算架构FPGA将FPGA裸片和存储裸片封装在一起，FPGA裸片内部形成存算单元，各个存算单元基于本地存储单元的指令和数据进行运算，每个存算单元中的本地存储单元的数据读写端口连接到硅连接层，并经由硅连接层内的跨裸片连线连接到存储裸片的数据读写端口形成一条存算读写通道，存储裸片通过存算读写通道对所连接的本地存储单元进行数据读写，可以实现较大的数据带宽，使得通过多个存算单元实现多核并行的存算运算时可以减少等待数据的时间，存算性能优良、数据处理效率高、运算速度快。运算速度快。运算速度快。

【技术实现步骤摘要】
一种具有高存储带宽的多裸片存算架构FPGA


[0001]本申请涉及FPGA
，尤其是一种具有高存储带宽的多裸片存算架构FPGA。

技术介绍

[0002]随着物联网、云计算和人工智能等高新技术的发展，依托于硬件平台实现的各类数据密集型应用也急剧增长。FPGA(Field Programmable Gate Array，可编程阵列逻辑)因具有并行性和可重构性的优势，是目前常用的硬件平台。
[0003]现有的FPGA与大多数传统的硬件平台一样，都采用冯诺依曼架构，FPGA内部包含大量的诸如CLB、DSP和BRAM之类的资源模块，这些资源模块之间通过高度可配置的互连线连接起来，形成为FPGA中的计算单元和存储单元。BRAM作为片上重要的存储单元，片上数据主要存储在BRAM中，而计算时又要将片上数据传输到计算单元中。
[0004]因此现有的FPGA与其他采用冯诺依曼架构的硬件平台一样，在执行各种计算任务的过程中，需要在存储单元和计算单元之间反复传输大量的数据，频繁且大量的数据搬移不仅会消耗大量的布线资源和互连资源，还会导致巨大的延迟和能量损耗，从而限制了FPGA的数据处理效率。

技术实现思路

[0005]本申请人针对上述问题及技术需求，提出了一种具有高存储带宽的多裸片存算架构FPGA，本申请的技术方案如下：
[0006]一种具有高存储带宽的多裸片存算架构FPGA，该多裸片存算架构FPGA包括基板、层叠设置在基板上的硅连接层、层叠设置在硅连接层上的FPGA裸片和存储裸片，硅连接层覆盖所有的FPGA裸片和存储裸片；
[0007]FPGA裸片内部包括按照预定结构排列的若干个资源模块以及环于资源模块设置的互连资源，位于同一个子区域内的资源模块通过FPGA内部的互连资源相连以实现为一个存算单元，每个存算单元中的本地存储单元用于存储存算单元的指令和数据；
[0008]FPGA裸片中每个存算单元中的本地存储单元的数据读写端口连接到硅连接层，并经由硅连接层内的跨裸片连线连接到存储裸片的数据读写端口形成一条存算读写通道，存储裸片通过存算读写通道对所连接的本地存储单元进行数据读写，各个存算单元基于本地存储单元的指令和数据进行运算。
[0009]其进一步的技术方案为，不同存算单元中的本地存储单元的数据读写端口经由不同的跨裸片连线连接到存储裸片的数据读写端口以形成多条存算读写通道，存储裸片通过不同的存算读写通道对多个存算单元中的本地存储单元进行并行读写。
[0010]其进一步的技术方案为，多裸片存算架构FPGA还包括与每条存算读写通道对应的DMA控制器，DMA控制器连接存储裸片的读写控制端口以及对应的本地存储单元的读写控制端口，DMA控制器用于控制存储裸片与相应的本地存储单元之间的数据读写。
[0011]其进一步的技术方案为，DMA控制器布设在硅连接层中，并通过硅连接层内的连线
分别连接到存储裸片的读写控制引出端以及连接到FPGA裸片的读写控制引出端，存储裸片的读写控制端口与读写控制引出端相连，FPGA裸片内的本地存储单元的读写控制端口与读写控制引出端相连。
[0012]其进一步的技术方案为，DMA控制器的第一电路结构布设在硅连接层内、第二电路结构布设在FPGA裸片内，第二电路结构在FPGA裸片内连接至本地存储单元的读写控制端口，第一电路结构通过硅连接层内的连线连接到存储裸片的读写控制引出端，存储裸片的读写控制端口与读写控制引出端相连；第一电路结构连接到FPGA裸片的电路连通引出端，FPGA裸片的电路连通引出端与FPGA裸片内的第二电路结构连接相连形成DMA控制器。
[0013]其进一步的技术方案为，对于每个FPGA裸片内的每个存算单元中的本地存储单元：
[0014]本地存储单元的数据写端口连接FPGA裸片的第一连接点引出端，FPGA裸片的第一连接点引出端经由硅连接层内的跨裸片连线连接到存储裸片的第二连接点引出端，存储裸片的第二连接点引出端连接到存储裸片的数据读端口；
[0015]和/或；
[0016]本地存储单元的读端口连接FPGA裸片的第三连接点引出端，FPGA裸片的第三连接点引出端经由硅连接层内的跨裸片连线连接到存储裸片的第四连接点引出端，存储裸片的第四连接点引出端连接到存储裸片的写端口。
[0017]其进一步的技术方案为，本地存储单元的数据写端口通过第一多路选择器分别连接FPGA裸片的第一连接点引出端和FPGA内部的互连资源；
[0018]和/或，本地存储单元的数据读端口通过第二多路选择器分别连接FPGA裸片的第三连接点引出端6和FPGA内部的互连资源。
[0019]其进一步的技术方案为，多裸片存算架构FPGA包括多个FPGA裸片，每个FPGA裸片内都形成有多个存算单元，且各个FPGA裸片内的存算单元中的本地存储单元的数据读写端口分别经由硅连接层内的跨裸片连线，连接到存储裸片的数据读写端口。
[0020]其进一步的技术方案为，多裸片存算架构FPGA内包括多个存储裸片，每个存储裸片的数据读写端口连接一个或多个存算单元的本地存储单元的数据读写端口，同一个存储裸片的数据读写端口所连接的多个本地存储单元属于同一个FPGA裸片或属于多个不同的FPGA裸片。
[0021]其进一步的技术方案为，多裸片存算架构FPGA内的存储裸片包括DRAM和/或HBM。
[0022]本申请的有益技术效果是：
[0023]本申请公开了一种具有高存储带宽的多裸片存算架构FPGA，该多裸片存算架构FPGA将FPGA裸片和存储裸片封装在一起，FPGA裸片内部形成的存算单元，存储裸片可以经由硅连接层连接存算单元进行数据读写，可以实现较大的数据带宽，使得通过多个存算单元实现多核并行的存算运算时可以减少等待数据的时间，提升存算性能，使得多裸片存算架构FPGA具有较高的数据处理效率和运算速度。
[0024]FPGA裸片在与存储裸片相连时无需占用管脚，减少了对管脚资源的占用，而且由于FPGA裸片的连接点引出端的数量远大于管脚的数量，因此可以增大存储单元并行读写的FPGA裸片的数量，进一步增大带宽。
[0025]该多裸片存算架构FPGA还可以内置DMA控制器对存储裸片与存算单元之间的数据
读写过程进行控制，DMA控制器可以布设在硅连接层，减少了对FPGA裸片内部资源的占用，使得FPGA裸片内的资源可以实现更多数量的存算单元，而且DMA控制器布设在硅连接层内更易制作，也降低了实现难度。另外DMA控制器还可以部分布设在FPGA裸片内，部分布设在硅连接层上共同实现。
[0026]该多裸片存算架构FPGA中位于同一个子区域内的资源模块通过互连资源相连以实现一个存算单元，每个存算单元的处理器和本地存储单元都在同一个子区域内，处理器在执行时只需读写邻近的本地存储单元中的指令和数据，减少了处理器和本地存储单元之间传输数据所消耗的布线资源和互连资源，减少了数据传输延迟和能量损耗，提高了多裸片存算架构FPGA的数据处理效率本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有高存储带宽的多裸片存算架构FPGA，其特征在于，所述多裸片存算架构FPGA包括基板、层叠设置在所述基板上的硅连接层、层叠设置在所述硅连接层上的FPGA裸片和存储裸片，所述硅连接层覆盖所有的FPGA裸片和存储裸片；所述FPGA裸片内部包括按照预定结构排列的若干个资源模块以及环于资源模块设置的互连资源，位于同一个子区域内的资源模块通过所述FPGA内部的互连资源相连以实现为一个存算单元，每个存算单元中的本地存储单元用于存储所述存算单元的指令和数据；所述FPGA裸片中每个存算单元中的本地存储单元的数据读写端口连接到所述硅连接层，并经由所述硅连接层内的跨裸片连线连接到所述存储裸片的数据读写端口形成一条存算读写通道，所述存储裸片通过所述存算读写通道对所连接的本地存储单元进行数据读写，各个存算单元基于本地存储单元的指令和数据进行运算。2.根据权利要求1所述的多裸片存算架构FPGA，其特征在于，不同存算单元中的本地存储单元的数据读写端口经由不同的跨裸片连线连接到所述存储裸片的数据读写端口以形成多条存算读写通道，所述存储裸片通过不同的存算读写通道对多个存算单元中的本地存储单元进行并行读写。3.根据权利要求1所述的多裸片存算架构FPGA，其特征在于，所述多裸片存算架构FPGA还包括与每条所述存算读写通道对应的DMA控制器，所述DMA控制器连接所述存储裸片的读写控制端口以及对应的本地存储单元的读写控制端口，所述DMA控制器用于控制所述存储裸片与相应的本地存储单元之间的数据读写。4.根据权利要求3所述的多裸片存算架构FPGA，其特征在于，所述DMA控制器布设在所述硅连接层中，并通过所述硅连接层内的连线分别连接到所述存储裸片的读写控制引出端以及连接到所述FPGA裸片的读写控制引出端，所述存储裸片的读写控制端口与所述读写控制引出端相连，所述FPGA裸片内的所述本地存储单元的读写控制端口与所述读写控制引出端相连。5.根据权利要求3所述的多裸片存算架构FPGA，其特征在于，所述DMA控制器的第一电路结构布设在硅连接层内、第二电路结构布设在所述FPGA裸片内，所述第二电路结构在所述FPGA裸片内连接至本地存储单元的读写控制端口，所述第一电路结构通过所述硅连接层内...

【专利技术属性】
技术研发人员：单悦尔，徐彦峰，徐玉婷，
申请(专利权)人：无锡中微亿芯有限公司，
类型：发明
国别省市：