半导体器件制造技术

公开了半导体器件。所述半导体器件包括：有源区，在基底上；源极/漏极图案，在有源区上；沟道图案，在有源区上并且连接到源极/漏极图案，每个沟道图案包括垂直堆叠以彼此间隔开的多个半导体图案；栅电极，分别在沟道图案上，在第一方向上延伸并且彼此平行；以及有源接触件，分别电连接到源极/漏极图案。第一有源接触件的底表面位于第一水平处，并且第二有源接触件的底表面位于高于第一水平的第二水平处。第三有源接触件的底表面位于高于第二水平的第三水平处。三水平处。三水平处。

【技术实现步骤摘要】
半导体器件
[0001]本专利申请要求于2022年3月15日在韩国知识产权局提交的第10
‑
2022
‑
0031777号韩国专利申请的优先权，所述韩国专利申请的全部内容通过引用包含于此。


[0002]本公开涉及半导体器件和/或其制造方法，具体地，涉及包括场效应晶体管的半导体器件和/或其制造方法。

技术介绍

[0003]半导体器件包括由金属氧化物半导体场效应晶体管(MOS
‑
FET)组成的集成电路。为了满足对具有小图案尺寸和减小的设计规则的半导体器件的日益增长的需求，MOS
‑
FET正在加速缩小。MOS
‑
FET的缩小可导致半导体器件的操作特性的劣化。正在进行各种研究以克服与半导体器件的缩小相关联的技术限制并实现具有高性能的半导体器件。

技术实现思路

[0004]专利技术构思的一些示例实施例提供一种具有改进的可靠性和电特性的半导体器件。
[0005]专利技术构思的一些示例实施例提供一种制造具有改进的可靠性和电特性的半导体器件的方法。
[0006]根据专利技术构思的一些示例实施例，一种半导体器件可包括：有源区，在基底上；源极/漏极图案，在有源区上；沟道图案，有源区上并且连接到源极/漏极图案，每个沟道图案包括垂直堆叠以彼此间隔开的多个半导体图案；栅电极，分别位于沟道图案上，在第一方向上延伸并且彼此平行；以及有源接触件，分别电连接到源极/漏极图案。有源区可包括：具有第一宽度的第一区域、具有第二宽度的第二区域和具有第三宽度的第三区域。第一宽度可大于第三宽度，并且第三宽度可大于第二宽度。第三区域可位于第一区域与第二区域之间。源极/漏极图案可包括：分别在第一区域至第三区域上的第一源极/漏极图案、第二源极/漏极图案和第三源极/漏极图案。有源接触件可包括：分别电连接到第一源极/漏极图案至第三源极/漏极图案的第一有源接触件、第二有源接触件和第三有源接触件。第一有源接触件的底表面可位于第一水平处，并且第二有源接触件的底表面可位于高于第一水平的第二水平处。第三有源接触件的底表面可位于高于第二水平的第三水平处。
[0007]根据本专利技术构思的一些示例实施例，一种半导体器件可包括：第一有源区和第二有源区，在基底上，第一有源区和第二有源区中的每个包括：具有第一宽度的第一区域、具有第二宽度的第二区域和具有第三宽度的第三区域，第一宽度大于第三宽度，第三宽度大于第二宽度，第三区域位于第一区域与第二区域之间；第一沟道图案和第一源极/漏极图案，在第一有源区上；第二沟道图案和第二源极/漏极图案，在第二有源区上；栅电极，在第一沟道图案和第二沟道图案上，栅电极在第一方向上延伸并且彼此平行；以及有源接触件，分别电连接到第一源极/漏极图案和第二源极/漏极图案。第一沟道图案和第二沟道图案中的每个可包括垂直堆叠以彼此间隔开的多个半导体图案。有源接触件可包括：第一区域上
的第一有源接触件、第二区域上的第二有源接触件和第三区域上的第三有源接触件。第一有源接触件中的至少一个可在第一方向上具有第四宽度，第二有源接触件中的至少一个可具有小于第四宽度的第五宽度，并且第三有源接触件中的至少一个可具有小于第五宽度的第六宽度。
[0008]根据专利技术构思的一些示例实施例，一种半导体器件可包括：基底，包括有源区；器件隔离层，限定有源区；源极/漏极图案，在有源区上；沟道图案，在有源区上并且连接到源极/漏极图案，每个沟道图案包括垂直堆叠以彼此间隔开的多个半导体图案；栅电极，分别在沟道图案上，在第一方向上延伸并且彼此平行；栅极绝缘层，位于每个栅电极与每个沟道图案之间；栅极间隔件，在每个栅电极的侧表面上；栅极覆盖图案，在每个栅电极的顶表面上；层间绝缘层，在栅极覆盖图案上；有源接触件穿过层间绝缘层，并且分别电连接到源极/漏极图案；金属
‑
半导体化合物层，位于每个有源接触件与每个源极/漏极图案之间；栅极接触件，穿透层间绝缘层和栅极覆盖图案，并且分别电连接到栅电极；第一金属层，在层间绝缘层上，第一金属层包括分别电连接到有源接触件和栅极接触件的第一互连线；以及第二金属层，在第一金属层上。第二金属层可包括：电连接到第一金属层的第二互连线，并且有源区可包括：具有第一宽度的第一区域、具有第二宽度的第二区域和具有第三宽度的第三区域。第一宽度可大于第三宽度，并且第三宽度可大于第二宽度。第三区域可位于第一区域与第二区域之间，并且源极/漏极图案可包括：分别在第一区域至第三区域上的第一源极/漏极图案、第二源极/漏极图案和第三源极/漏极图案。有源接触件可包括：分别电连接到第一源极/漏极图案至第三源极/漏极图案的第一有源接触件、第二有源接触件和第三有源接触件。第一有源接触件与第一源极/漏极图案之间的接触面积可大于第二有源接触件与第二源极/漏极图案之间的接触面积，并且第二有源接触件与第二源极/漏极图案之间的接触面积可大于第三有源接触件与第三源极/漏极图案之间的接触面积。
附图说明
[0009]在此描述的附图仅用于所选实施例而不是所有可能的实施方式的说明性目的，并且不旨在限制本公开的范围。
[0010]图1是示出根据专利技术构思的一些示例实施例的半导体器件的平面图。
[0011]图2A至图2F分别是沿图1的线A
‑
A'、B
‑
B'、C
‑
C'、D
‑
D'、E
‑
E'和F
‑
F'截取的剖视图。
[0012]图3A是通过对布图的模拟处理而预测的半导体器件的平面图。
[0013]图3B是基于设计布图在晶片(即，基底)上实际实现的并且沿着图3A的线E
‑
E'截取的半导体器件的剖视图。
[0014]图4A是示出根据专利技术构思的一些示例实施例的半导体器件的平面图。
[0015]图4B是沿图4A的线E
‑
E'截取的剖视图。
[0016]图5A是示出根据专利技术构思的一些示例实施例的半导体器件的平面图。
[0017]图5B是沿图5A的线E
‑
E'截取的剖视图。
[0018]图6、图8和图10是示出根据专利技术构思的一些示例实施例的制造半导体器件的方法的平面图。
[0019]图7A、图9A和图11A分别是沿图6、图8和图10的线A
‑
A'截取的剖视图。
[0020]图7B、图9B和图11B分别是沿图6、图8和图10的线B
‑
B'截取的剖视图。
[0021]图7C、图9C和图11C分别是沿图6、图8和图10的线C
‑
C'截取的剖视图。
[0022]图7D、图9D和图11D分别是沿图6、图8和图10的线D
‑
D'截取的剖视图。
[0023]图9E和图11E分别是沿图8和图10的线E
‑
E'截取的剖视图。
[0024]图9F和图11F分别是沿图8和图10的线F...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：有源区，在基底上；源极/漏极图案，在有源区上；沟道图案，在有源区上并且连接到源极/漏极图案，每个沟道图案包括垂直堆叠以彼此间隔开的多个半导体图案；栅电极，分别在沟道图案上，在第一方向上延伸并且彼此平行；以及有源接触件，分别电连接到源极/漏极图案，其中，有源区包括具有第一宽度的第一区域、具有第二宽度的第二区域和具有第三宽度的第三区域，第一宽度大于第三宽度，第三宽度大于第二宽度，第三区域位于第一区域与第二区域之间，源极/漏极图案包括：分别在第一区域至第三区域上的第一源极/漏极图案、第二源极/漏极图案和第三源极/漏极图案，有源接触件包括：分别电连接到第一源极/漏极图案至第三源极/漏极图案的第一有源接触件、第二有源接触件和第三有源接触件，第一有源接触件的底表面位于第一水平处，第二有源接触件的底表面位于高于第一水平的第二水平处，并且第三有源接触件的底表面位于高于第二水平的第三水平处。2.根据权利要求1所述的半导体器件，其中，第一有源接触件具有第四宽度，第二有源接触件具有小于第四宽度的第五宽度，并且第三有源接触件具有小于第五宽度的第六宽度。3.根据权利要求1所述的半导体器件，其中，第三区域的第三宽度在从第一区域朝向第二区域的方向上逐渐减小。4.根据权利要求1所述的半导体器件，其中，第一区域包括在与第一方向交叉的第二方向上延伸的第一侧表面，第二区域包括在第二方向上延伸的第二侧表面，并且第三区域包括将第一侧表面连接到第二侧表面的圆形侧表面。5.根据权利要求1所述的半导体器件，其中，第一有源接触件具有第四宽度，第二有源接触件具有小于第四宽度的第五宽度，第三有源接触件具有大于第五宽度的第六宽度，并且第三有源接触件的中心线在第一方向上偏离第三源极/漏极图案的中心线。6.根据权利要求1至权利要求5中的任意一项所述的半导体器件，其中，第一源极/漏极图案在第一方向上的最大宽度大于第三源极/漏极图案在第一方向上的最大宽度，并且第三源极/漏极图案在第一方向上的最大宽度大于第二源极/漏极图案在第一方向上的最大宽度。
7.根据权利要求1至权利要求5中的任意一项所述的半导体器件，其中，第二源极/漏极图案和第三源极/漏极图案通过位于第二源极/漏极图案与第三源极/漏极图案之间的沟道图案中的相应的沟道图案彼此连接。8.一种半导体器件，包括：第一有源区和第二有源区，在基底上，第一有源区和第二有源区中的每个包括：具有第一宽度的第一区域、具有第二宽度的第二区域和具有第三宽度的第三区域，第一宽度大于第三宽度，第三宽度大于第二宽度，第三区域位于第一区域与第二区域之间；第一沟道图案和第一源极/漏极图案，在第一有源区上；第二沟道图案和第二源极/漏极图案，在第二有源区上；栅电极，在第一沟道图案和第二沟道图案上，栅电极在第一方向上延伸并且彼此平行；以及有源接触件，分别电连接到第一源极/漏极图案和第二源极/漏极图案，其中，第一沟道图案和第二沟道图案中的每个包括：垂直堆叠以彼此间隔开的多个半导体图案，有源接触件包括：第一区域上的第一有源接触件、第二区域上的第二有源接触件和第三区域上的第三有源接触件，第一有源接触件中的至少一个在第一方向上具有第四宽度，第二有源接触件中的至少一个具有小于第四宽度的第五宽度，并且第三有源接触件中的至少一个具有小于第五宽度的第六宽度。9.根据权利要求8所述的半导体器件，其中，第三有源接触件中的一个在第一有源区上，具有小于第四宽度并大于第五宽度的第七宽度，并且第三有源接触件中的另一个在第二有源区上并且具有第六宽度。10.根据权利要求9所述的半导体器件，其中，第一...

【专利技术属性】
技术研发人员：赵槿汇，姜明吉，金奇范，金洞院，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：