电路接口测试方法技术

本发明专利技术涉及一种电路接口测试方法，其中，包括：(1)电路结构进入上电复位状态，并设置预设数量窗口期；(2)电路结构进入第一窗口期，芯片等待接收与预设接口的特性相匹配的功能时序信号；(3)芯片进一步判断是否接收到相关特性的功能时序信号，如果是，则芯片直接进入当前该预设接口的功能模式；否则，进入步骤(4)；(4)各个芯片引脚在当前窗口期未接收到相关特性的功能时序信号，则电路结构返回步骤(2)并进入下一窗口期进行测试处理，直到完成所有预设数量窗口期的遍历，并进入步骤(5)；(5)芯片进入正常工作状态。采用了本发明专利技术的该电路接口测试方法，能适应不同场景的应用要求，减少了封装费用，并提高了封装成功率。并提高了封装成功率。并提高了封装成功率。

【技术实现步骤摘要】
电路接口测试方法


[0001]本专利技术涉及电路测试
，尤其涉及电路接口测试
，具体是指一种电路接口测试方法。

技术介绍

[0002]在设计集成电路的时候，一般都会预留测试、烧录、调试接口。测试接口(Test Interface Unit)，指承接集成电路和测试系统之间的电路结构，用于判断电路的功能和性能是否可以达到出货标准；烧录接口(Programing Unit)，指承接集成电路和烧录系统之间的电路结构，用于通过ISP(In System Programing，在系统编程)或ICP(In Circuit Programing，在电路编程)等烧录方式将程序文件下载到MCU电路的ROM(常见的ROM有OTP、MTP、Flash等)；调试接口(Debugging Unit)，指承接集成电路和调试系统之间的电路结构，用于对芯片的模式参数或者程序进行调试，常见的调试接口有JTAG、SWD等。
[0003]现有技术对这三类接口一般会分配到不同的芯片引脚，或者会将某两类或者三类接口分配到相同的芯片引脚，做到了引脚功能的复用，但每类接口都只分配到固定的芯片引脚。
[0004]对于测试接口，由于其本身要占用几个芯片引脚(具体数量由芯片的测试模块决定)，则该引脚的IO口特性(输入输出功能、上下拉功能、输出高电平驱动能力、输出低电平驱动能力等)将无法进行测试，降低了测试覆盖率。在实际应用场景中如果用到这几个引脚，可能会出现电路失效的可能，使得整机可靠性降低，造成不可挽回的后果。
[0005]对于烧录接口，在ISP模式即在板级上进行编程烧写时，不把芯片拆下来放到烧写器中，需要在板子上预留烧录接口对应的芯片引脚，如果该芯片引脚是固定的，则会给实际应用的外围原理图设计、PCB布局设计带来限制，灵活性差，效率低下。
[0006]对于调试接口，由于其本身要占用几个芯片引脚(具体数量由芯片的调试模块决定)，则该引脚在调试模式下不能作为普通IO口或其他芯片赋予的模拟功能使用，影响方案开发或者整机调试，灵活性差，效率低下。
[0007]由于同一芯片在实际应用中经常会封装成不用的pin脚数，如20个PAD的芯片，除了封装成20pin的电路，也有可能封装成8pin的电路，在小pin脚数的应用情况下，必须把芯片定义的测试接口、烧录接口和调试接口引脚封出，否则无法实现相应功能，此时会给封装提出较高的要求，导致灵活性差，自由度不好，实际应用时适应性显著降低。

技术实现思路

[0008]本专利技术的目的是克服了上述现有技术的缺点，提供了一种灵活性高且自由度好的电路接口测试方法。
[0009]为了实现上述目的，本专利技术的电路接口测试方法如下：
[0010]该电路接口测试方法，其主要特点是，所述的方法包括以下步骤：
[0011](1)电路结构进入上电复位状态，并根据芯片引脚数量以及各个预设接口所需的
引脚数量设置预设数量窗口期；
[0012](2)所述的电路结构进入第一窗口期，芯片自动将所述的各个预设接口分配到不同的芯片引脚上，并分别等待接收与所述的预设接口的特性相匹配的功能时序信号；
[0013](3)所述的芯片进一步判断各个所述的芯片引脚是否接收到相关特性的所述的功能时序信号，如果是，则所述的芯片直接进入当前该预设接口的功能模式，完成相应的功能；否则，进入步骤(4)；
[0014](4)各个所述的芯片引脚在当前窗口期未接收到相关特性的所述的功能时序信号，则所述的电路结构返回步骤(2)并进入下一窗口期进行测试处理，直到完成所有所述的预设数量窗口期的遍历，并进入步骤(5)；
[0015](5)所述的芯片进入正常工作状态。
[0016]较佳地，所述的各个预设接口包括：
[0017]测试接口、烧录接口以及调试接口。
[0018]较佳地，所述的电路结构按照以下规则设置所述的预设数量窗口期：
[0019][0020]其中，A为当前芯片的引脚数量，B为固定引脚，固定引脚包括电源引脚、接地引脚以及模拟引脚，C为当前接口所需的管脚数量。
[0021]较佳地，所述的步骤(2)包括：
[0022](2.1)所述的电路结构进入第一窗口期，并根据预设的测试规则对所述的测试接口、烧录接口以及调试接口分配对应的测试引脚；
[0023](2.2)待测试引脚分配完毕后，所述的芯片自动将所述的测试接口、烧录接口以及调试接口分配到不同的芯片引脚上；
[0024](2.3)所述的测试接口、烧录接口以及调试接口进入等待状态，分别等待与其预设的测试引脚的特征相匹配的功能时序信号。
[0025]较佳地，所述的步骤(3)包括：
[0026](3.1)所述的芯片判断各个预设接口是否存在接收到与其预设的测试引脚的特征相匹配的功能时序信号，若存在，则进入步骤(3.2)；否则，直接进入步骤(4)；
[0027](3.2)所述的芯片进一步判断接收到相应功能时序信号的信号接收接口，待确认所述的信号接收接口的功能特性后，直接进入当前该接口的功能测试模式，以完成相应的测试功能。
[0028]较佳地，所述的步骤(3.2)还包括：
[0029]所述的芯片仅将接收到第一个功能时序信号所对应的接口设置为信号接收接口，当所述的信号接收接口设置完毕后，其他接口将自动关闭测试模式，所述的电路结构将进入当前该信号接收接口的测试模式，以完成相应的测试功能。
[0030]较佳地，当所述的信号接收接口为所述的测试接口时，所述的电路结构通过外围的测试系统使得当前所述的芯片进入测试模式；
[0031]当所述的信号接收接口为所述的烧录接口时，所述的电路结构通过外围的烧录系统使得当前所述的芯片进入烧录模式；
[0032]当所述的信号接收接口为所述的调试接口时，所述的电路结构通过外围的调试系
统使得当前所述的芯片进入调试模式。
[0033]较佳地，所述的电路结构还包括：
[0034]如果在当前窗口期所述的芯片的所有功能引脚均未接收到功能时序信号，则所述的芯片将自动进入下一窗口期，并重新给各个预设接口分配新的功能引脚，以等待接收新的功能时序信号。
[0035]较佳地，如果所述的电路结构在所述的预设数量窗口期的最后一个窗口期仍未接收到功能时序信号，则当前所述的电路结构复位结束，所述的芯片进入正常工作状态。
[0036]采用了本专利技术的该电路接口测试方法，与现有技术相比，测试接口、烧录接口和调试接口引脚分配可以自动分配到芯片的任何引脚上，灵活度大大增加；增加了测试覆盖率，解决了直接测试引脚无法测试的问题；在设计应用方案、烧录接口方案时自由度大大增加，有利于进行更优解的PCB布线，达到更好的应用效果，能更好的适应不同客户不同场景的应用要求；根据应用要求分配调试接口，解决了之前调试接口无法参与仿真调试的问题；在考虑小pin封装时更加灵活，不需要为了凑接口而舍弃某些功能或者做复杂打线，增加了应用场景、减少了封装费用，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路接口测试方法，其特征在于，所述的方法包括以下步骤：(1)电路结构进入上电复位状态，并根据芯片引脚数量以及各个预设接口所需的引脚数量设置预设数量窗口期；(2)所述的电路结构进入第一窗口期，芯片自动将所述的各个预设接口分配到不同的芯片引脚上，并分别等待接收与所述的预设接口的特性相匹配的功能时序信号；(3)所述的芯片进一步判断各个所述的芯片引脚是否接收到相关特性的所述的功能时序信号，如果是，则所述的芯片直接进入当前该预设接口的功能模式，完成相应的功能；否则，进入步骤(4)；(4)各个所述的芯片引脚在当前窗口期未接收到相关特性的所述的功能时序信号，则所述的电路结构返回步骤(2)并进入下一窗口期进行测试处理，直到完成所有所述的预设数量窗口期的遍历，并进入步骤(5)；(5)所述的芯片进入正常工作状态。2.根据权利要求1所述的电路接口测试方法，其特征在于，所述的各个预设接口包括：测试接口、烧录接口以及调试接口。3.根据权利要求1所述的电路接口测试方法，其特征在于，所述的电路结构按照以下规则设置所述的预设数量窗口期：其中，A为当前芯片的引脚数量，B为固定引脚，固定引脚包括电源引脚、接地引脚以及模拟引脚，C为当前接口所需的管脚数量。4.根据权利要求2所述的电路接口测试方法，其特征在于，所述的步骤(2)包括：(2.1)所述的电路结构进入第一窗口期，并根据预设的测试规则对所述的测试接口、烧录接口以及调试接口分配对应的测试引脚；(2.2)待测试引脚分配完毕后，所述的芯片自动将所述的测试接口、烧录接口以及调试接口分配到不同的芯片引脚上；(2.3)所述的测试接口、烧录接口以及调试接口进入等待状态，分别等待与其预设的测试引脚的特征相匹配的功能时序信号。5.根据权利要求3所述的电路接...

【专利技术属性】
技术研发人员：张敏，华纯，冯雪阳，高庆，曹旺，
申请(专利权)人：华润微集成电路无锡有限公司，
类型：发明
国别省市：