基于芯片设计源码的信号检查方法、电子设备和介质技术

本发明专利技术涉及芯片技术领域，尤其涉及一种基于芯片设计源码的信号检查方法、电子设备和介质，方法包括步骤S1、获取待测芯片设计源码和对应的待测信号列表；步骤S2、基于待测芯片设计源码对每一待追踪信号进行追踪：若待追踪信号无连接或者待追踪信号连接至固定值，则确定为目标信号；若连接至存储元件或者黑盒模块，则确定为正常信号；若连接至非存储元件，则获取待追踪信号所连接的非存储元件的对向端口信号列表，执行步骤S3；步骤S3、将待追踪信号所连接的非存储元件的对向端口信号列表中的信号作为待追踪信号，执行步骤S2，直至将待测信号列表中所有待测信号检查完毕。本发明专利技术提高了芯片信号检查效率，减少了芯片开发时长。减少了芯片开发时长。减少了芯片开发时长。

【技术实现步骤摘要】
基于芯片设计源码的信号检查方法、电子设备和介质


[0001]本专利技术涉及芯片
，尤其涉及一种基于芯片设计源码的信号检查方法、电子设备和介质。

技术介绍

[0002]在芯片设计过程中，需要保证信号不能存在无驱动或者无负载情况。传统的检查方法，通常是在逻辑综合实现后，进行时序分析的同时检查网表内各个模块端口信号的情况，该方法虽然可以保证检查的完整性和完备性，但是，在逻辑综合之后才进行检查，会造成芯片设计前端和芯片设计后端的多次迭代，降低了芯片信号检查效率，增加了芯片开发时长。由此可知，如何提高芯片信号检查效率，减少芯片开发时长成为亟待解决的技术问题。

技术实现思路

[0003]本专利技术目的在于，提供一种基于芯片设计源码的信号检查方法、电子设备和介质，提高了芯片信号检查效率，减少了芯片开发时长。
[0004]根据本专利技术第一方面，提供了一种基于芯片设计源码的信号检查方法，包括：步骤S1、获取待测芯片设计源码和待测芯片设计源码对应的待测信号列表{A1,A2,
…
,A
n
,
…
,A
N
}，A
n
为第n个待测信号，n的取值范围为1到N，N为待测信号列表中的待测信号总数，A
n
为单比特信号，将每一A
n
作为待追踪信号；步骤S2、基于所述待测芯片设计源码对每一待追踪信号进行追踪：若待追踪信号无连接或者待追踪信号连接至固定值，则将待追踪信号确定为目标信号，所述目标信号为无驱动或无负载的信号；若待追踪信号连接至存储元件或者黑盒模块，则将待追踪信号确定为正常信号，所述黑盒模块为预留的功能模块；若待追踪信号连接至非存储元件，则获取待追踪信号所连接的非存储元件的对向端口信号列表，执行步骤S3；步骤S3、将待追踪信号所连接的非存储元件的对向端口信号列表中的信号作为待追踪信号，执行所述步骤S2，直至将待测信号列表中所有待测信号检查完毕，其中，若待追踪信号所连接的非存储元件的对向端口信号列表中的信号中存在至少一个信号连接至存储元件或者黑盒模块，则将该待追踪信号确定为正常信号；若待追踪信号所连接的非存储元件的对向端口信号列表中的信号的全部信号无连接或连接至固定值，则将该待追踪信号确定为目标信号。
[0005]根据本专利技术第二方面，提供一种电子设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被设置为用于执行本专利技术第一方面所述的方法。
[0006]根据本专利技术第三方面，提供一种计算机可读存储介质，存储有计算机可执行指令，
所述计算机指令用于执行本专利技术第一方面所述的方法。
[0007]本专利技术与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本专利技术提供的一种基于芯片设计源码的信号检查方法、电子设备和介质可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：本专利技术在芯片前端设计过程中，基于芯片设计源码对每一待测信号进行追踪，预先对待测信号进行检查，将无驱动或无负载的信号确定出来，减少了芯片设计前端和芯片设计后端的相互迭代，提高了芯片信号检查效率，减少了芯片开发时长。
附图说明
[0008]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0009]图1为本专利技术实施例提供的基于芯片设计源码的信号检查方法流程图；图2为本专利技术实施例提供的信号检查示例图。
具体实施方式
[0010]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0011]本专利技术实施例提供了一种基于芯片设计源码的信号检查方法，如图1所示，包括：步骤S1、获取待测芯片设计源码和待测芯片设计源码对应的待测信号列表{A1,A2,
…
,A
n
,
…
,A
N
}，A
n
为第n个待测信号，n的取值范围为1到N，N为待测信号列表中的待测信号总数，A
n
为单比特信号，将每一A
n
作为待追踪信号。
[0012]其中，待测芯片设计源码可以为整个待测芯片对应的源码，也可以为待测芯片中部分具有互联关系的多个模块对应的源码，待测信号列表中的信号为待测芯片设计源码中的全部或部分信号。
[0013]步骤S2、基于所述待测芯片设计源码对每一待追踪信号进行追踪：若待追踪信号无连接或者待追踪信号连接至固定值，则将待追踪信号确定为目标信号，所述目标信号为无驱动或无负载的信号。其中，无驱动或无负载的情况成为飘线，目标信号可以称为飘线信号，飘线信号在逻辑综合的过程中通常会被优化掉，单比特信号的固定值具体可以为1
’
b1或1
’
b0。
[0014]若待追踪信号连接至存储元件或者黑盒模块，则将待追踪信号确定为正常信号，所述黑盒模块为预留的功能模块。可以理解的是，黑盒模块为当前不明确内部设计，或者还没有具体内部设计的模块，但功能是确定的，且是后续需要的功能，因此，若信号连接至黑盒模块，则一定也是正常信号，而非目标信号。所述存储元件具体包括触发器（flip
‑
flop）和存储器（memory）。需要说明的是，当一个待测信号被确定为正常信号或目标信号时，后续无需在对该待测信号作判断。对向端口信号列表，指的是非存储元件以追踪信号作为输入，
对应的输出端的信号所组成的列表。
[0015]若待追踪信号连接至非存储元件，则获取待追踪信号所连接的非存储元件的对向端口信号列表，执行步骤S3。所述非存储元件具体可包括组合逻辑门元件，所述组合逻辑门元件具体可包括与门（and）和或门（or）。需要说明的是，若待追踪信号连接至非存储元件，是无法直接判断待追踪信号是目标信号还是正常信号，需要进一步追踪。
[0016]步骤S3、将待追踪信号所连接的非存储元件的对向端口信号列表中的信号作为待追踪信号，执行所述步骤S2，直至将待测信号列表中所有待测信号检查完毕，其中，若待追踪信号所连接的非存储元件的对向端口信号列表中的信号中存在至少一个信号连接至存储元件或者黑盒模块，则将该待追踪信号确定为正常信号；若待追踪信号所连接的非存储元件的对向端口信号列表中的信号的全部信号无连接或连接至固定值，则将该待追踪信号确定为目标信号。
[0017]可以理解的是，当待测信号追踪路径上的任何一个信号确定为正常信号后，该待测信号也能直接确定为正常信号，但测信号追踪路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于芯片设计源码的信号检查方法，其特征在于，包括：步骤S1、获取待测芯片设计源码和待测芯片设计源码对应的待测信号列表{A1,A2,
…
,A
n
,
…
,A
N
}，A
n
为第n个待测信号，n的取值范围为1到N，N为待测信号列表中的待测信号总数，A
n
为单比特信号，将每一A
n
作为待追踪信号；步骤S2、基于所述待测芯片设计源码对每一待追踪信号进行追踪：若待追踪信号无连接或者待追踪信号连接至固定值，则将待追踪信号确定为目标信号，所述目标信号为无驱动或无负载的信号；若待追踪信号连接至存储元件或者黑盒模块，则将待追踪信号确定为正常信号，所述黑盒模块为预留的功能模块；若待追踪信号连接至非存储元件，则获取待追踪信号所连接的非存储元件的对向端口信号列表，执行步骤S3；步骤S3、将待追踪信号所连接的非存储元件的对向端口信号列表中的信号作为待追踪信号，执行所述步骤S2，直至将待测信号列表中所有待测信号检查完毕，其中，若待追踪信号所连接的非存储元件的对向端口信号列表中的信号中存在至少一个信号连接至存储元件或者黑盒模块，则将该待追踪信号确定为正常信号；若待追踪信号所连接的非存储元件的对向端口信号列表中的信号的全部信号无连接或连接至固定值，则将该待追踪信号确定为目标信号。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：步骤S4、基于所有被确定为目标信号的A
n
生成目标信号列表，将所述目标信号列表呈现至预设的显示界面。3.根据权利要求1所述的方法，其特征在于，所述步骤S1包括：步骤S11、获取待测芯片设计源码对应的原始待测信号列表{B1,B2,
…
,B
m
,
…
,B
M
}，B
m
为第m个原始待测信号，m的取值范围为1到M，M为原始待测信号列表中的信号总数；步骤S12、对每一B
m
进行判断，若B
m
为单比特信号，则直接将B
m
加入所述待测信号列表，若B
m
为数组信号，则将B
m
平展生成f(m)个单比特信号，f(m)为B
m
的位数，将B
m
平展生成的f(m)个单比特信号加入所述待测信号列表中，生成所述待测信号列表{A1,A2,
…
,A
n
,
…
,A
N
}。4.根据权利要求1所述的方法，其特征在于，所述步骤S3包括：步骤S31、实时记录每一连接至非存储元件的A
n
的追踪路径{C1,C2,
…
,C
t
,
…
,C
T

【专利技术属性】
技术研发人员：高凡青，
申请(专利权)人：上海合见工业软件集团有限公司，
类型：发明
国别省市：