用于评估BTI效应的可测试性设计电路制造技术

本发明专利技术公开了一种用于评估BTI效应的可测试性设计电路，包括：多个应激产生器。应激产生器包括多个输入端和多个输出端，输出端连接到待测试器件的栅极。应激产生器为一逻辑电路。在应激模式下，应激输入信号从频率信号、第一直流电压和第二直流电压中选择，所有的应激产生器形成的所有的应激输出信号包括了第一直流电压、一系列的具有不同占空比的频率信号和第二直流电压，所有的所述应激输出信号组合在一起使用使得在相同的测试时间内各待测试器件的应激时间具有多个不同值，以用于在不同应激时间下对待测试器件进行BTI效应的评估。激时间下对待测试器件进行BTI效应的评估。激时间下对待测试器件进行BTI效应的评估。

【技术实现步骤摘要】
用于评估BTI效应的可测试性设计电路


[0001]本专利技术涉及一种半导体集成电路，特别涉及一种用于评估偏压温度不稳定性(Bias Temperature Instability，BTI)效应的可测试性设计电路(DFT)。

技术介绍

[0002]BTI分为负偏压温度不稳定性(NBTI)和正偏压温度不稳定性(PBTI)。以NBTI为例，NBTI效应是指在高温下对PMOS管施加负栅压而引起的一系列电学参数的退化NBTI评估的一般应力条件为125℃恒温下栅氧电场，源、漏极和衬底接地。
[0003]NBTI效应的产生过程主要涉及正电荷的产生和钝化，即界面陷阱电荷和氧化层固定正电荷的产生以及扩散物质的扩散过程，氢气和水汽是引起NBTI的两种主要物质。传统的反应扩散(reaction diffusion，R
‑
D)模型将NBTI产生的原因归结于PMOS管在高温负栅压下反型层的空穴受到热激发，隧穿到沟道区的硅和栅氧化层的二氧化硅接触处形成的硅/二氧化硅界面，由于在的硅/二氧化硅界面存在大量的Si
‑/>H键，热激发的空本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于评估BTI效应的可测试性设计电路，其特征在于，包括：多个应激产生器；各所述应激产生器包括多个输入端和多个输出端，所述应激产生器的输出端连接到对应的待测试器件的栅极；所述应激产生器为一逻辑电路，所述应激产生器的各输入端的信号进行逻辑组合形成各输出端的信号；在应激模式下，所述应激产生器的各输入端的信号为应激输入信号，所述应激产生器的各输出端的信号为应激输出信号；所述应激产生器的各输入端的应激输入信号从频率信号、第一直流电压和第二直流电压中选择，所述第一直流电压具有第一电压值，所述第二直流电压具有第二电压值，所述第一电压值大于所述第二电压值，频率信号在所述第一电压值和所述第二电压值之间切换并具有固定的占空比；所述应激产生器的各输出端的应激输出信号为频率信号、第一直流电压和第二直流电压中的一个，所有的所述应激产生器形成的所有的所述应激输出信号包括了第一直流电压、一系列的具有不同占空比的频率信号和第二直流电压；所述待测试器件的产生应激作用的应激电压值为第一电压值或者为第二电压值，在测试过程中，各所述应激输出信号对所述待测试器件的应激时间由测试时间中所包括的应激电压值所占用的时间确定；所有的所述应激输出信号组合在一起使用使得在相同的测试时间内各所述待测试器件的应激时间具有多个不同值，以用于在不同应激时间下对所述待测试器件进行BTI效应的评估。2.如权利要求1所述的用于评估BTI效应的可测试性设计电路，其特征在于：所述待测试器件为PMOS管，BTI效应为NBTI效应，所述应激电压值为所述第二电压值，所述第二电压值小于等于0V。3.如权利要求1所述的用于评估BTI效应的可测试性设计电路，其特征在于：所述待测试器件为NMOS，BTI效应为PBTI效应，所述应激电压值为所述第一电压值，所述第二电压值为正电压。4.如权利要求1所述的用于评估BTI效应的可测试性设计电路，其特征在于：在测试模式下，所述应激产生器的各输入端的信号为测试输入信号，所述应激产生器的各输出端的信号为测试输出信号，所述测试输出信号为开关信号。5.如权利要求4所述的用于评估BTI效应的可测试性设计电路，其特征在于：对所述应激产生器的输出端连接的所述待测试器件进行导通测试时，同一所述应激产生器的各输出端输出的测试输出信...

【专利技术属性】
技术研发人员：赖振安，陈俊晟，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：