内建自测试的方法及互连接口技术

一种内建自测试的方法，包含以下操作：于发送部，选取标准序列，并使用标准序列及对应于标准序列的标头产生测试序列，将测试序列经过受测路径而传送给接收部；以及于接收部，从接收到的测试序列中解析出标头及接收序列，基于被解析出的标头取得标头对应的标准序列，比较标准序列及接收序列，以得到受测路径的测试结果。结果。结果。

【技术实现步骤摘要】
内建自测试的方法及互连接口


[0001]本专利技术涉及电路测试技术，特别涉及内建自测试(built
‑
in self
‑
test；BIST)技术。

技术介绍

[0002]集成电路(integration circuit；IC)制造商会采用内建自测试技术，以进行更快且更低成本的IC测试。
[0003]随着集成电路封装所需密度提高，IC之间的互连接口的设计也越来越精细。
[0004]因此，如何对这种精细的互连接口所提供的封包传输路径进行简单高效的测试，已成为一个重要课题。

技术实现思路

[0005]本公开提供一种内建自测试(BIST)的方法，包含以下操作：于发送部，选取标准序列(golden pattern)，并使用标准序列及对应于标准序列的标头(header)产生测试序列(test pattern)，将测试序列经过受测路径而传送给接收部；以及于接收部，从接收到的测试序列中解析出标头及接收序列，基于被解析出的标头取得标头对应的标准序列，比较标准序列及接收序列，以得到受测路径的测试结果。
[0006]在某些实施例中，比较该标准序列及该接收序列，以得到该受测路径的该测试结果，包含：藉由比较接收序列及标准序列，计算位错误率(BER)。
[0007]在某些实施例中，使用标准序列及对应于标准序列的标头产生测试序列，包含：将标头添加在标准序列的起始位置，以产生测试序列。
[0008]本公开亦提供一种具有内建自测试(BIST)的互连接口，包含第一连接接口，以及耦接至第一连接接口的第二连接接口。第一连接接口包含第一序列产生模块及第一序列比较模块，第一序列产生模块及第一序列比较模块分别位于第一连接接口的第一发送部及第一接收部。第二连接接口包含第二序列产生模块及第二序列比较模块，第二序列产生模块及第二序列比较模块分别位于第二连接接口的第二发送部及第二接收部。于第一发送部，第一序列产生模块设置以选取第一标准序列，并使用第一标准序列及对应于第一标准序列的第一标头产生第一测试序列，第一测试序列经过第一受测路径而被传送给第二连接接口的第二接收部。于第二接收部，第一标头及第一接收序列从接收到的第一测试序列中被解析出，第二序列比较模块设置以基于被解析出的第一标头取得第一标头对应的第一标准序列，并比较第一标准序列及第一接收序列，以得到第一受测路径的第一测试结果。
[0009]在某些实施例中，于第二发送部，第二序列产生模块设置以选取第二标准序列，并使用第二标准序列及对应于第二标准序列的第二标头产生第二测试序列，第二测试序列经过第二受测路径而被传送给第一连接接口的第一接收部。于第一接收部，第二标头及第二接收序列从接收到的第二测试序列中被解析出，第一序列比较模块还设置以基于被解析出的第二标头取得第二标头对应的第二标准序列，并比较第二标准序列及第二接收序列，以
得到第二受测路径的第二测试结果。
[0010]在某些实施例中，于第一发送部，第一序列产生模块设置以选取第三标准序列，并使用第三标准序列及对应于第三标准序列的第三标头产生第三测试序列，第三测试序列经过第三受测路径而被传送给第一接收部。于第一接收部，第三标头及第三接收序列从接收到的第三测试序列中被解析出，第一序列比较模块设置以基于被解析出的第三标头取得第三标头对应的第三标准序列，并比较第三标准序列及第三接收序列，以得到第三受测路径的第三测试结果。
[0011]在某些实施例中，第一连接接口耦接第一装置，第二连接接口耦接第二装置。第一装置及第二装置设置以通过第一连接接口及第二连接接口进行通信。在某些实施例中，第一装置及第二装置是封装(socket)、晶粒(die)或芯粒(chiplet)。
[0012]本公开的内建自测试技术，为IC之间精细的连接接口的封包传输路径，提供了一种简单高效的测试方案。
附图说明
[0013]本公开将可从以下示范的实施例之叙述搭配附带的图式更佳地理解。此外，应被理解的是，在本公开之流程图中，各区块的执行顺序可被改变，且/或某些区块可被改变、删减或合并。
[0014]图1是根据本专利技术之实施例所绘示互连接口的通信架构。
[0015]图2是根据本专利技术之实施例所绘示两封装通过互连接口进行通信的结构示意图。
[0016]图3是根据本专利技术之实施例所绘示一封装中的两晶粒通过互连接口进行通信的结构示意图。
[0017]图4是根据本专利技术之实施例所绘示芯粒的结构示意图。
[0018]图5是根据本专利技术之实施例所绘示于互连接口内所进行的内建自测试的方法之流程图。
[0019]图6是根据本专利技术之实施例所绘示的范例互连接口及其测试序列的传输之示意图。
[0020]图7是根据本专利技术之实施例所绘示的范例连接接口及其测试序列的传输之示意图。
具体实施方式
[0021]以下叙述列举本专利技术的多种实施例，但并非意图限制本
技术实现思路
。实际的专利技术范围，是由申请专利范围所界定。
[0022]在以下所列举的各实施例中，将以相同的标号代表相同或相似的元件或组件。
[0023]本公开提供对于两装置之间的封包传输路径进行内建自测试的一种方法及互连接口。以下首先介绍于此所述的互连接口。
[0024]图1是根据本专利技术之实施例所绘示互连接口101的通信架构。如图1所示，互连接口101包含连接接口102及连接接口103，连接接口102及连接接口103分别耦接装置Device0及Device1以与Device0及Device1直接通信。虽然在图1中是将连接界面102绘制在Device0的外部，以及将连接界面103绘制在Device1的外部，但本专利技术并非限定于此。在某些实施例
中，连接界面102可以位于Device0的内部，连接界面103可以位于Device1的内部。连接接口102及连接接口103之间可通过实体线路进行通信。如此一来，构成了互连接口101的全双工设计，允许互连接口101在装置Device0以及Device1之间提供双向传输通道。
[0025]具体而言，装置Device0可通过连接接口102的发送部TX0将封包信号104以及频率信号105发出，由连接接口103的接收部RX0所接收。反向地，装置Device1可通过连接接口103的发送部TX1将封包信号106以及频率信号107发出，由连接接口102的接收器RX1接收。
[0026]封包在传输过程中，可能会受到传输信道的噪声、干扰、失真、位同步问题、衰减等的影响，而导致传送端发送的封包与接收部接收到的封包之间可能有落差，而这种落差即为本公开的内建自测试技术所欲检测的对象。
[0027]在一种实施例中，装置Device0以及Device1是两个封装(socket)。在另一种实施例中，装置Device0以及Device1是两个晶粒(die)。在又另一种实施例中，装置Device0以及Device1是两个芯粒(chiplet)。以下将更详述于此所述两封装、两晶粒或两本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种内建自测试的方法，包括：于一发送部，选取一标准序列，并使用该标准序列及对应于该标准序列的一标头产生一测试序列，将该测试序列经过一受测路径传送给一接收部；以及于该接收部，从接收到的该测试序列中解析出该标头及一接收序列，基于被解析出的该标头取得该标头对应的该标准序列，比较该标准序列及该接收序列，以得到该受测路径的一测试结果。2.如权利要求1所述的方法，其中比较该标准序列及该接收序列，以得到该受测路径的该测试结果，包括：藉由比较该接收序列及该标准序列，计算一位错误率。3.如权利要求1所述的方法，其中使用该标准序列及对应于该标准序列的该标头产生该测试序列，包括：将该标头添加在该标准序列的起始位置，以产生该测试序列。4.一种内建自测试的互连接口，包括：一第一连接接口，包括一第一序列产生模块及一第一序列比较模块，该第一序列产生模块及该第一序列比较模块分别位于该第一连接接口的一第一发送部及一第一接收部；一第二连接接口，耦接至该第一连接接口，该第二连接接口包括一第二序列产生模块及一第二序列比较模块，该第二序列产生模块及该第二序列比较模块分别位于该第二连接接口的一第二发送部及一第二接收部；其中于该第一发送部，该第一序列产生模块设置以选取一第一标准序列，使用该第一标准序列及对应于该第一标准序列的一第一标头产生一第一测试序列，该第一测试序列经过一第一受测路径被传送给该第二连接接口的该第二接收部；以及其中于该第二接收部，该第一标头及一第一接收序列从接收到的该第一测试序列中被解析出，该第二序列比较模块设置以基于被解析出的该第一标头取得该第一标头对应的该第一标准序列，比较该第一标准序列及该第一接收序列，以得到该第一受测路径的一第一测试结果。5.如权利要求4所述的互连接...

【专利技术属性】
技术研发人员：郑春晖，李姣，
申请(专利权)人：上海兆芯集成电路有限公司，
类型：发明
国别省市：