一种电路器件重叠检测方法、计算机设备及介质技术

本发明专利技术提供了一种电路器件重叠检测方法、计算机设备及介质。其中，电路器件重叠检测方法，包括：获取待检测的电路数据，其中，电路数据是电路设计软件中用于表征电路的数据；对电路数据进行分析，以确定电路中的各器件平行于预设方向的边界线；根据各边界线将电路所处空间沿预设方向划分为多个区域，每个区域中包含多条平行于预设方向的线段，线段是根据器件落入各区域内的部分形成的，线段的端点是根据线段对应的器件在预设方向的边缘确定的；在任一区域内，若存在两条线段在预设方向上重叠，则检测出电路中存在器件重叠。通过本发明专利技术，降低计算的时间复杂度，提高计算效率。提高计算效率。提高计算效率。

【技术实现步骤摘要】
一种电路器件重叠检测方法、计算机设备及介质


[0001]本专利技术涉及电子
，尤其涉及一种电路器件重叠检测方法、计算机设备及介质。

技术介绍

[0002]在电路异构集成设计过程中往往会用到多个晶片器件以及其它小的电阻电容等器件，而现有的电子设计自动化(Electronic design automation，EDA)软件在检测这些器件间是否存在重叠或间距过小的情况时，往往会遍历所有器件并使用两两成对检测的方法进行检查。使用此方法虽然可以成功得到正确的检测结论，但其计算效率较低。当存在n个晶片等器件时，此传统方法的计算时间复杂度为O(n2)。因此，当电路设计的复杂度不断上升时，晶片及电阻电容等器件的数目也会不断增多，此传统方法所消耗的计算时间也会增大。

技术实现思路

[0003]为降低重叠检测计算的时间复杂度，提高检测效率，本专利技术提出了一种电路器件重叠检测方法、计算机设备及介质。
[0004]第一方面，本专利技术提供了一种电路器件重叠检测方法，方法包括：
[0005]获取待检测的电路数据，其中，电路数据是电路设计软件中用于表征电路的数据，
[0006]对电路数据进行分析，以确定电路中的各器件平行于预设方向的边界线；
[0007]根据各边界线将电路所处空间沿预设方向划分为多个区域，每个区域中包含多条平行于预设方向的线段，线段是根据器件落入各区域内的部分形成的，线段的端点是根据线段对应的器件在预设方向的边缘确定的；
[0008]在任一区域内，若存在两条线段在预设方向上重叠，则检测出电路中存在器件重叠。
[0009]考虑到现有技术中，采用两两成对的方式对电路中的各个器件进行重叠检测，计算时间复杂度较大，随着器件的数量增多时，一个电路的检测时长会不断加大，因此采用本专利技术提供的电路器件重叠检测方法，对电路所处空间进行划分，对划分得到的每一个区域中的线段进行重叠检测，进而得到电路的重叠情况，降低计算的时间复杂度，提高计算效率。
[0010]结合第一方面，在第一方面的第一实施例中，器件是对电路中的真实器件进行预设的放大处理后得到的。
[0011]结合第一方面或第一方面的第一实施例，在第一方面的第二实施例中，一个器件的边界线包括第一边界线和第二边界线，确定器件平行于预设方向的边界线的步骤包括：
[0012]与预设方向垂直的方向上，确定器件在距离最远的两个点；
[0013]将第一个点所在的第一直线确定为第一边界线，第一直线平行于预设方向；
[0014]将第二个点所在的第二直线确定为第二边界线，第二直线平行于预设方向。
[0015]结合第一方面的第二实施例，在第一方面的第三实施例中，将线段对应的器件在预设方向上的边缘点作为线段的端点。
[0016]结合第一方面，在第一方面的第四实施例中，一个器件的边界线包括第一边界线和第二边界线，
[0017]确定器件平行于预设方向的边界线的步骤包括：
[0018]根据器件的边缘确定器件的第一边缘线和第二边缘线，第一边缘线和第二边缘线平行于预设方向；
[0019]将与第一边缘线相隔第一预设距离且平行于预设方向的直线确定为第一边界线，第一边界线位于第一边缘线远离器件的一侧；
[0020]将与第二边缘线相隔第一预设距离且平行于预设方向的直线确定为第二边界线，第二边界线位于第二边缘线远离器件的一侧。
[0021]结合第一方面或第一方面的第四实施例，在第一方面的第五实施例中，线段的端点包括第一端点和第二端点，确定线段的端点的步骤包括：
[0022]确定线段与对应器件的边缘的第一相交点和第二相交点；
[0023]将与第一相交点在预设方向上相隔第二预设距离的点作为第一端点，第一端点位于第一相交点远离器件的一侧；
[0024]将与第二相交点在预设方向上相隔第二预设距离的端点作为第二端点，第二端点位于第二相交点远离器件的一侧。
[0025]结合第一方面，在第一方面的第六实施例中，在任一区域内，若存在两条线段在预设方向上重叠，则检测出电路中存在器件重叠，包括：
[0026]确定各线段的两个端点的坐标值，坐标值包括第一坐标值和第二坐标值，第一坐标值所处坐标轴垂直于预设方向，第二坐标值所处坐标轴平行预设方向；
[0027]对于第一坐标值相同的线段，若任一线段的一个端点的第二坐标值位于另一线段的两个端点的第二坐标值之间，则检测出电路存在器件重叠。
[0028]结合第一方面的第六实施例，在第一方面的第七实施例中，该方法还包括：
[0029]当电路存在器件重叠时，根据各区域中，各线段在预设方向上的重叠部分，计算电路的重叠面积。
[0030]第二方面，本专利技术还提供了一种计算机设备，包括存储器和处理器，存储器和处理器之间互相通信连接，存储器中存储有计算机指令，处理器通过执行计算机指令，从而执行第一方面或第一方面的任一实施例的电路器件重叠检测方法的步骤。
[0031]第三方面，本专利技术还提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现第一方面或第一方面的任一实施例的电路器件重叠检测方法的步骤。
附图说明
[0032]为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0033]图1是根据一示例性实施例提出的一种电路器件重叠检测方法的流程图；
[0034]图2是在一示例中，当器件边缘形状为矩形时，放置于X/Y笛卡尔坐标系的示意图；
[0035]图3是在一示例中，当器件的边缘形状为矩形时，边界线的示意图；
[0036]图4在一示例中，当器件的边缘形状为矩形时，划分区域的示意图；
[0037]图5在一示例中，当器件的边缘形状为多边形时，边界线的示意图；
[0038]图6在一示例中，电路各区域中线段的示意图；
[0039]图7是在一示例中，当器件的边缘形状为多边形时，检测线段重叠的示意图；
[0040]图8是在一示例中，二维电路器件重叠检测算法的流程图；
[0041]图9是根据一示例性实施例提出的一种计算机设备的硬件结构示意图。
具体实施方式
[0042]下面将结合附图对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0043]此外，下面所描述的本专利技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0044]为降低重叠检测计算的时间复杂度，提高检测效率，本专利技术提出了一种电路器件重叠检测方法、计本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路器件重叠检测方法，其特征在于，所述方法包括：获取待检测的电路数据，其中，所述电路数据是电路设计软件中用于表征电路的数据；对所述电路数据进行分析，以确定电路中的各器件平行于预设方向的边界线；根据各所述边界线将所述电路所处空间沿所述预设方向划分为多个区域，每个区域中包含多条平行于所述预设方向的线段，所述线段是根据器件落入各区域内的部分形成的，所述线段的端点是根据所述线段对应的器件在预设方向的边缘确定的；在任一区域内，若存在两条线段在所述预设方向上重叠，则检测出所述电路中存在器件重叠。2.根据权利要求1所述的方法，其特征在于，所述器件是对所述电路中的真实器件进行预设的放大处理后得到的。3.根据权利要求1或2所述的方法，其特征在于，一个器件的边界线包括第一边界线和第二边界线，确定器件平行于预设方向的边界线的步骤包括：在与所述预设方向垂直的方向上，确定所述器件距离最远的两个点；将第一个点所在的第一直线确定为所述第一边界线，所述第一直线平行于所述预设方向；将第二个点所在的第二直线确定为所述第二边界线，所述第二直线平行于所述预设方向。4.根据权利要求3所述的方法，其特征在于，将所述线段对应的器件在所述预设方向上的边缘点作为所述线段的端点。5.根据权利要求1所述的方法，其特征在于，一个器件的边界线包括第一边界线和第二边界线，确定器件平行于预设方向的边界线的步骤包括：根据所述器件的边缘确定所述器件的第一边缘线和第二边缘线，所述第一边缘线和第二边缘线平行于所述预设方向；将与所述第一边缘线相隔第一预设距离且平行于所述预设方向的直线确定为第一边界线，所述第一边界线位于所述第一边缘线远离所述器件的一侧；将与所述第二边缘线相隔所述第一预设距离且平行于所述预设方向的直线确定为第二边界...

【专利技术属性】
技术研发人员：邵钏，许荣峰，林哲民，
申请(专利权)人：上海奇普乐芯片科技有限公司，
类型：发明
国别省市：