半导体存储器设备及其操作方法技术

本公开涉及一种半导体存储器设备及其操作方法。一种半导体存储器设备包括：页缓冲器电路、通过/失败确定电路和操作控制电路。页缓冲器电路可以包括感测锁存电路和数据锁存电路。通过/失败确定电路确定存储器单元的通过/失败。操作控制电路控制要对存储器单元执行的编程操作和编程验证操作。编程操作和编程验证操作。编程操作和编程验证操作。

【技术实现步骤摘要】
半导体存储器设备及其操作方法


[0001]各种实施方式总体上涉及一种半导体存储器设备及其操作方法，更具体地，涉及一种能够对多个存储器单元执行编程验证操作的半导体存储器设备及其操作方法。

技术介绍

[0002]通常，半导体存储器设备分为易失性存储器装置和非易失性存储器装置。易失性存储器装置和非易失性存储器装置可以执行接收电力并且将数据存储在其中或者输出存储在其中的数据的数据处理操作。易失性存储器装置的数据处理速度高，但是需要持续接收电力以保持存储在其中的数据。此外，非易失性存储器装置不需要持续接收电力来保持存储在其中的数据，但是数据处理速度低。
[0003]近来，半导体存储器设备的工艺和设计技术的显著发展已经极大地减小了易失性存储器装置和非易失性存储器装置之间的在数据处理速度方面的差异。因此，近来对不需要为保持存储在其中的数据所需的电力的非易失性存储器装置给予了很多关注。
[0004]非易失性存储器装置的代表性示例可以包括具有其中多个存储器单元串联联接的串结构的NAND型闪存存储器装置。NAND型闪存存储器装置的存储器单元均包括浮栅。因此，通过福勒
‑
诺德海姆隧穿方法将电子注入浮栅或从浮栅发射电子，存储器单元可以存储逻辑“高”数据或逻辑“低”数据。
[0005]包括NAND型闪存存储器装置的非易失性存储器装置执行编程操作以将数据存储在存储器单元中，并且执行读取操作以输出存储在存储器单元中的数据。此外，非易失性存储器装置在编程操作之前执行擦除操作以擦除存储在存储器单元中的数据。特别地，编程操作伴随着验证操作。验证操作是指验证是否通过编程操作将期望的数据准确地存储在存储器单元中的操作。在下文中，为了便于描述，将编程操作期间执行的验证操作称为“编程验证操作”。
[0006]当存储器单元显著退化时，该存储器单元不再在其中存储数据。因此，易失性存储器装置执行通过/失败检查操作以检测多个存储器单元各自是通过还是失败，并且根据检测结果控制电路操作。

技术实现思路

[0007]在一个实施方式中，一种半导体存储器设备可以包括：页缓冲器电路，该页缓冲器电路包括：感测锁存电路，该感测锁存电路被配置为在编程验证操作期间基于预验证电压和最终验证电压感测通过编程操作而编程在存储器单元中的数据；以及数据锁存电路，该数据锁存电路存储对应于预验证电压的编程验证结果，其中，预验证电压具有低于最终验证电压低的电压电平；通过/失败确定电路，该通过/失败确定电路被配置为基于编程验证结果来确定存储器单元的通过/失败；以及操作控制电路，该操作控制电路被配置为基于通过/失败确定结果来控制编程操作和编程验证操作。
[0008]在一个实施方式中，一种半导体存储器设备的操作方法可以包括以下步骤：对存
储器单元执行编程操作；对存储器单元执行编程预验证操作；基于来自编程预验证操作的编程验证结果来更新数据锁存电路；基于存储在数据锁存电路中的编程验证结果来确定存储器单元的通过/失败；以及基于确定通过/失败的步骤的结果，跳过对存储器单元的后续编程验证操作并且结束编程操作。
附图说明
[0009]图1是示出根据一个实施方式的半导体存储器设备的配置的框图。
[0010]图2是示出图1的多个页缓冲器电路的内部组件中的一些的框图。
[0011]图3是示出图2的第一页缓冲器电路的电路配置的电路图。
[0012]图4是示出图2和图3的第一页缓冲器电路的示意性操作的图。
[0013]图5是示出图1的半导体存储器设备的操作方法的流程图。
具体实施方式
[0014]本公开的描述是结构和/或功能描述的实施方式。本公开的权利范围不应被解释为限于说明书中描述的实施方式。也就是说，本公开的权利范围应被理解为包括可以实现技术精神的等同物，因为实施方式可以以各种方式修改并且可以具有各种形式。此外，本公开中提出的目的或效果并不意味着特定实施方式应包括所有目的或效果或者只包括这样的效果。因此，本公开的权利范围不应被理解为受其限制。
[0015]本申请中描述的术语的含义应理解如下。
[0016]诸如“第一”和“第二”的术语用于将一个元件与另一个元件区分开，并且本公开的范围不应被这些术语限制。例如，第一元件可以被命名为第二元件。同样，第二元件可以被命名为第一元件。
[0017]单数的表达形式应被理解为包括复数的表达形式，除非在上下文中另有明确表述。诸如“包括”或“具有”的术语应被理解为表示设定的特征、数字、步骤、操作、元件、部件或其组合的存在，并且不排除一个或更多个其它特征、数字、步骤、操作、元件、部件或其组合的存在或添加的可能性。
[0018]在每个步骤中，为了便于描述，使用了符号(例如，a、b和c)，并且该符号并不描述步骤的顺序。这些步骤可以以不同于上下文中描述的顺序来执行，除非上下文中明确描述了特定的顺序。也就是说，这些步骤可以根据所描述的顺序来执行，可以基本上同时执行，或者可以以与所描述的顺序相反的顺序来执行。
[0019]除非另有定义，否则本文使用的所有术语(包括技术或科学术语)具有与本领域技术人员通常理解的含义相同的含义。常用词典中定义的术语应被解释为具有与相关技术的背景中的含义相同的含义，并且不应被解释为具有理想的或过于形式的含义，除非在申请中明确定义。
[0020]各种实施方式涉及一种能够最小化编程验证操作的半导体存储器设备及其操作方法。
[0021]根据本实施方式，半导体存储器设备及其操作方法可以最小化编程验证操作，从而减少整体编程操作时间。
[0022]图1是示出根据一个实施方式的半导体存储器设备的配置的框图。
[0023]参照图1，半导体存储器设备可以包括存储器单元阵列电路1000、操作驱动电路2000和操作控制电路3000。
[0024]存储器单元阵列电路1000可以被配置为存储数据。存储器单元阵列电路1000可以包括多个存储块电路BK1至BKn，其中n是自然数。多个存储块电路BK1至BKn均可以包括用于存储数据的多个存储器单元。多个存储器单元可以具有串结构，其中存储器单元垂直方向上串联联接。多个存储器单元可以分别联接到多条字线WL1至WLn和多条位线BL1至BLm(其中m是自然数)从而具有矩阵结构。尽管将在下文描述，但是多条字线WL1至WLn可以通过字线驱动电路2200根据编程操作、读取操作、擦除操作或验证操作而被驱动到预设电压。根据存储在存储器单元中的数据或要存储在存储器单元中的数据，可以将多条位线BL1至BLm驱动到预设电压。
[0025]可以驱动操作驱动电路2000以对存储器单元阵列电路1000的选定存储器单元执行编程操作、读取操作、擦除操作或验证操作。操作驱动电路2000可以包括电压生成电路2100、字线驱动电路2200、多个页缓冲器电路2300、列解码电路2400、数据输入/输出电路2500和通过/失败确定电路2600。在下文中，将详细描述操作驱动电路2000中包括的组件。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器设备，所述半导体存储器设备包括：页缓冲器电路，所述页缓冲器电路包括：感测锁存电路，所述感测锁存电路在编程验证操作期间基于预验证电压和最终验证电压感测通过编程操作而编程在存储器单元中的数据；以及数据锁存电路，所述数据锁存电路存储对应于所述预验证电压的编程验证结果，其中，所述预验证电压具有低于所述最终验证电压的电压电平；通过/失败确定电路，所述通过/失败确定电路基于所述编程验证结果来确定所述存储器单元的通过/失败；以及操作控制电路，所述操作控制电路基于通过/失败确定结果来控制所述编程操作和所述编程验证操作。2.根据权利要求1所述的半导体存储器设备，其中，所述操作控制电路基于对应于所述预验证电压的所述通过/失败确定结果向所述存储器单元施加预设编程脉冲，并且然后跳过后续编程验证操作。3.根据权利要求1所述的半导体存储器设备，其中，所述编程验证操作包括对应于所述预验证电压的编程预验证操作和对应于所述最终验证电压的编程最终验证操作。4.根据权利要求1所述的半导体存储器设备，所述半导体存储器设备还包括验证锁存电路，所述验证锁存电路在所述编程验证操作期间存储对应于所述预验证电压的所述编程验证结果，并且将所述编程验证结果传输到所述数据锁存电路以更新所述编程验证结果。5.根据权利要求1所述的半导体存储器设备，所述半导体存储器设备还包括数据传输电路，所述数据传输电路将存储在所述存储器单元中的数据传输到与所述数据锁存电路联接的感测节点，其中，所述数据锁存电路通过所述感测节点接收所述编程验证结果。6.根据权利要求1所述的半导体存储器设备，其中，所述数据锁存电路包括对应于存储在所述存储器单元中的数据分布的数量的多个数据锁存电路，并且其中，所述多个数据锁存电路共同联接到感测节点。7.根据权利要求1所述的半导体存储器设备，所述半导体存储器设备还包括高速缓存锁存电路，所述高速缓存锁存电路在所述编程验证操作期间接收存储在所述数据锁存电路中的所述编程验证结果，存储所接收的所述编程验证结果，并且...

【专利技术属性】
技术研发人员：崔亨进，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：