沟渠式栅极晶体管组件制造技术

本发明专利技术提供一种沟渠式栅极晶体管组件，包含：基板及形成于该基板上的晶体管。该晶体管包括整流区、至少一主动部，及多个超级接面。该整流区具有至少一由肖特基二极管(Schottky diode)构成的整流结构。其中，该至少一主动部位于该整流区沿第二方向的其中至少一侧边，该至少一主动部与该至少一整流结构沿该第二方向排列分布，且所述超级接面结构沿与该第二方向相交的第一方向分布。利用让超级接面与主动部及整流结构的分布方向彼此相交，而可以令组件结构可具有较大的调整弹性。件结构可具有较大的调整弹性。件结构可具有较大的调整弹性。

【技术实现步骤摘要】
沟渠式栅极晶体管组件


[0001]本专利技术涉及一种半导体组件，特别是涉及一种沟渠式栅极晶体管组件。

技术介绍

[0002]在半导体功率组件朝向高功率、高频、高耐热及低功耗等新兴应用的要求下，传统的硅基功率组件已逐渐难以满足此等性能需求。因此，具有宽能隙(WBG)、高电子迁移率、高导热及低阻抗的碳化硅(SiC)于近年来备受瞩目。其中，以碳化硅为材料的沟渠式栅极金氧半场效晶体管(Trench Gate Power MOSFET)，由于可借由沟渠降低导通电阻(on
‑
state resistance)及改善晶体管的终端边缘特性(edge terminationcharacteristics)，使得沟渠式栅极金氧半场效晶体管成为高频低压功率组件的主流。
[0003]以垂直式N型通道沟渠式金氧半场效晶体管(MOSFET)为例，为了增加该沟渠式MOSFET的击穿电压并降低导通电阻，一般可通过增加栅极长度降低导通电阻或是增加N型漂移区的离子掺杂浓度等方式。而为了进一步提升组件的崩溃电压及降低导通电阻，则有将用于承受跨压的N型漂移区改成具有高浓度掺杂且掺杂载子相异P/N型柱状掺杂区，令原本的N型漂移区形成P/N超级接面(PN super junction)以提高组件的特性，并可利用调整P/N型柱状掺杂区之间的宽度(pitch)，通过增加沟渠密度，改善沟道的阻抗及达到不同的崩溃电压。然而，因为一般的P/N超级接面与组件的沟道层是以同一方向延伸分布，因此沟渠密度会被同向并已预先规划好的P柱所限制，因此并无法随意调整。

技术实现思路

[0004]本专利技术的目的在于提供一种具有多个超级接面，且所述超级接面的分布方向与主动部的分布方向彼此正交的沟渠式栅极晶体管组件。
[0005]本专利技术的沟渠式栅极晶体管组件，包含基板及形成于该基板上的晶体管，该基板为第一型掺杂碳化硅，该晶体管主要为构成材料为半导体材料的磊晶积层。
[0006]该晶体管包括，整流区、至少一主动部，及多个超级接面。
[0007]该整流区具有至少一由肖特基二极管(Schottky diode)构成的整流结构。
[0008]该至少一主动部位于该整流区沿第二方向的其中至少一侧边，且与该至少一整流结构沿该第二方向排列分布。
[0009]所述超级接面沿与该第二方向相交的第一方向分布。
[0010]其中，该晶体管还包括，形成于该基板上，为第一型掺杂且掺杂浓度小于该基板的第一掺杂区、位于该第一掺杂区顶面并具有第二型掺杂的井区、自该井区顶面向下至与该第一掺杂区连接的第二掺杂区，该第一掺杂区及该第二掺杂区为同型掺杂且具有相同掺杂浓度，及多条自该井区的顶面向下延伸至该第一掺杂区，并沿该第二方向延伸成长条柱状的第三掺杂区，该井区与该第三掺杂区为同型掺杂，且该井区的掺杂浓度大于该第三掺杂区，且所述第三掺杂区沿与该第二方向相交的第一方向平行间隔排列，该第二掺杂区定义出该整流区，且沿该第一方向排列的所述第三掺杂区与该第一掺杂区共同定义出所述超级
接面，该至少一主动部具有至少一源极，该至少一源极是自该井区顶面向下延伸不超出该井区且位于该第二掺杂区沿该第二方向的其中至少一侧边。
[0011]优选地，本专利技术的沟渠式栅极晶体管组件，其中，该晶体管具有多个主动部，每一主动部具有源极，及沟渠式栅极结构，所述主动部分别分布于该整流区沿该第二方向的相对两侧边，且每一个沟渠式栅极结构分别与相应的其中一源极的侧边邻接。
[0012]优选地，本专利技术的沟渠式栅极晶体管组件，其中，该整流区沿该第二方向的相对两侧边与相邻的源极之间分别夹设一沟渠式栅极结构，且该沟渠式栅极结构沿该第二方向的相对两侧边分别与相邻的该整流区及该源极相连接。
[0013]优选地，本专利技术的沟渠式栅极晶体管组件，其中，该整流区的两侧边与相邻的源极之间不具有所述沟渠式栅极结构。
[0014]优选地，本专利技术的沟渠式栅极晶体管组件，其中，每一沟渠式栅极结构具有自该主动部的顶面向下并沿该第一方向延伸，深度超过该井区且与该源极的侧边邻接的栅极沟渠、形成于该栅极沟渠的内侧表面的绝缘层，及填置于该栅极沟渠并覆盖该绝缘层的栅极电极，该沟渠式栅极晶体管组件还包含覆盖该晶体管的介电绝缘层，及形成于该介电绝缘层上的导电单元，该导电单元具有多条栅极电极线，每一条栅极电极线与填置于该栅极沟渠的该栅极电极电连接，而令所述栅极电极线沿该第二方向间隔分布。
[0015]优选地，本专利技术的沟渠式栅极晶体管组件，其中，该沟渠式栅极结构的绝缘层选自氮化物、氧化物或氮氧化物，该沟渠式栅极结构的绝缘层的底部具有最大厚度且厚度不小于
[0016]优选地，本专利技术的沟渠式栅极晶体管组件，其中，该晶体管主要为由碳化硅构成的磊晶积层，还包括沟渠式接触电极、位于该整流区及该主动部外侧的外围区，所述沟渠式接触电极具有至少一自该整流区顶面向下形成，深度不大于该井区且沿该第一方向延伸的第一沟渠、多条自该主动部顶面向下形成，深度不大于该井区且沿该第一方向延伸的第二沟渠，及多条自该外围区的顶面向下形成，深度不大于该井区且沿该第一方向延伸的第三沟渠，及多个分别填置于该至少一第一沟渠、所述第二沟渠及所述第三沟渠并与该半导体材料成欧姆接触的金属层，该导电单元还具有多条接触电极线，每一条接触电极线分别与相应的所述金属层连接，而令所述接触电极线沿该第二方向与所述栅极电极线间隔交错分布。
[0017]优选地，本专利技术的沟渠式栅极晶体管组件，其中，该晶体管还包含多个分别对应位于所述栅极沟渠、该至少一第一沟渠、所述第二沟渠，及所述第二沟渠的底部且为第二型掺杂的重掺杂区。
[0018]优选地，本专利技术的沟渠式栅极晶体管组件，其中，该导电单元还具有多个穿设于该介电绝缘层的导电插塞，所述接触电极线通过所述导电插塞与所述金属层电连接，所述栅极电极线通过所述导电插塞与所述栅极电极电连接。
[0019]本专利技术的有益的效果在于：利用结构设计让晶体管的主动部与整流结构沿第二方向排列，并令晶体管结构中的超级接面沿与该第二方向相交的第一方向分布，让超级接面与主动部及整流结构的分布方向彼此相交，而形成三维分布的主动部及超级接面，而可避免现有以同方向(共平面)分布的主动部及超级接面彼此相互影响的缺点，以令组件结构可具有较大的调整弹性。
附图说明
[0020]图1是立体示意图，说明本专利技术沟渠式栅极晶体管组件的实施例；
[0021]图2是沿图1的II
‑
II割面线的剖视示意图，辅助说明图1；
[0022]图3是沿图1的III
‑
III割面线的剖视示意图，辅助说明图1；
[0023]图4是沿图1的IV
‑
IV割面线的剖视示意图，辅助说明图1；
[0024]图5是结构示意图，辅助说明经过步骤A形成的结构；
[0025]图6是结构示意图，辅助说明经过步骤B形成的结构；
[0026]图7是结构示意图，辅助说明经过步骤C形成的结构；...

【技术保护点】

【技术特征摘要】
1.一种沟渠式栅极晶体管组件，包含基板及形成于该基板上的晶体管，该基板为第一型掺杂的碳化硅，该晶体管主要为构成材料为半导体材料的磊晶积层,其特征在于：该晶体管包括：整流区，具有至少一由肖特基二极管构成的整流结构；至少一主动部，位于该整流区沿一第二方向的其中至少一侧边，且与该整流结构沿该第二方向排列分布；及多个超级接面，沿与该第二方向相交的第一方向分布,其中,该晶体管还包括：第一掺杂区,形成于该基板上，为第一型掺杂且掺杂浓度小于该基板；井区,位于该第一掺杂区顶面并具有第二型掺杂；第二掺杂区,自该井区顶面向下至与该第一掺杂区连接,与该第一掺杂区为同型掺杂且具有相同掺杂浓度；及多条第三掺杂区,自该井区的顶面向下延伸至该第一掺杂区，并沿该第二方向延伸成长条柱状,与该井区为同型掺杂,且该井区的掺杂浓度大于该第三掺杂区,且所述第三掺杂区沿与该第二方向相交的第一方向平行间隔排列；其中,该第二掺杂区定义出该整流区，且沿该第一方向排列的所述第三掺杂区与该第一掺杂区共同定义出所述超级接面,该至少一主动部具有至少一源极，该至少一源极是自该井区顶面向下延伸不超出该井区,且位于该第二掺杂区沿该第二方向的其中至少一侧边。2.根据权利要求1所述的沟渠式栅极晶体管组件，其特征在于：该晶体管具有多个主动部，每一主动部具有源极，及沟渠式栅极结构，所述主动部分别分布于该整流区沿该第二方向的相对两侧边，且每一个沟渠式栅极结构分别与相应的其中一源极的侧边邻接。3.根据权利要求2所述的沟渠式栅极晶体管组件，其特征在于：该整流区沿该第二方向的相对两侧边与相邻的源极之间分别夹设一沟渠式栅极结构，且该沟渠式栅极结构沿该第二方向的相对两侧边分别与相邻的该整流区及该源极相连接。4.根据权利要求2所述的沟渠式栅极晶体管组件，其特征在于：该整流区的两侧边与相邻的源极之间不具有所述沟渠式栅极结构。5.根据权利要求2所述的沟渠式栅极晶体管组件，其特征在于...

【专利技术属性】
技术研发人员：李柏贤，曾婉雯，王诚骏，
申请(专利权)人：力源半导体股份有限公司，
类型：发明
国别省市：