一种半导体分立器件及其测试方法技术

本申请实施例公开了一种半导体分立器件的测试方法，包括首先在晶粒上的特定范围测得总电容值，且依照特定范围中的复数个半导体分立器件的数量N，计算得到平均电容值。接着选定待测半导体器件，量测得到待测半导体分立器件的量测电容值，计算比较平均电容值与量测电容值，并借此判断待测半导体器件的内层介质层厚度是否异常，测试方法的流程即结束。本发明专利技术在不改变工艺步骤、不增加工艺流程的前提下，能够很好的克服现有技术的缺陷，进而提早发现半导体分立器件的工艺流程是否异常。导体分立器件的工艺流程是否异常。导体分立器件的工艺流程是否异常。

【技术实现步骤摘要】
一种半导体分立器件及其测试方法


[0001]本专利技术涉及半导体分立器件的
，特别涉及一种半导体分立器件的介质层及其测试方法。

技术介绍

[0002]半导体晶圆厂的后段工艺最重要的一个环节就是测试功能流程，也就是说，晶圆经过设计、制造后，还得通过最后的功能测试，以确保晶圆上集成电路(Integrated Circuit，IC)或半导体分立器件(semiconductor discrete devices)的功能可以正常运作。后段测试一般分为晶圆检测与成品功能检测(Function Test，FT)。晶圆检测是在晶圆切割与封装前，先以探针(Probe)测试晶圆是否功能正常；成品功能检测则是集成电路经构装制程而形成半导体构装组件后，藉由测试设备(Tester)测试该半导体构装组件的电性功能，以判断该半导体构装组件的优劣，进而保证出厂的半导体构装组件功能的完整性。
[0003]但在这样的测试流程中，一直到晶圆成品功能检测不通过时，由于晶圆已经制造完毕，并无法进行任何补救措施。也就是说，若不能在晶圆制作的过程中就进行功能检测，则无法及时检验晶圆制作的过程是否有问题，最后导致失效分析到工艺提升的周期较长，也影响产品的开发周期，并造成人力、机台和材料的浪费。
[0004]请参照图1，值得注意的是，半导体分立器件200中常会有介质层201的结构，介质层201结构质量的优劣是影响器件击穿电压..等特征参数及产品可靠性一个非常重要的因素。在半导体分立器件200工艺流程中，常常由于介质层201控制较差，介质层201的厚度不均匀导致部份区域太厚或太薄都将使得每片晶圆成品率大幅度的降低。介质层201结构通常在转弯处(如图1圆圈处)最容易有控制较差的工艺问题。图1显示的就是一较差的介质层201结构，可以看的出介质层201结构由左开始，在转弯处之前已经开始崩塌，最窄处仅剩约350奈米，而较佳的标准值应为1000奈米，如此一来，较差的介质层201结构将导致半导体分立器件200击穿电压过低，以及产品可靠性不足等各种问题。
[0005]综上所述，确实有需要一种新颖的半导体分立器件200的介质层201测试方法来处理面对上述问题，以提早发现介质层201的问题，缩短开发周期，进而改善工艺的良率并降低生产的成本。

技术实现思路

[0006]鉴于上述问题，本专利技术的目的在于提供一种半导体分立器件及其测试方法，在工艺操作流程中，操作人员怀疑某一个半导体分立器件的内层介质层的厚度异常时，通过电极与内层介质层的结合，即可运用本半导体分立器件的测试方法，及时检测半导体分立器件的良率。
[0007]为了实现上述目的，本申请实施例提供一种半导体分立器件的测试方法，包括(A)在晶粒上的特定范围测得总电容值，其中所述特定范围包括复数个半导体分立器件；(B)依照所述复数个半导体分立器件的数量N，从所述总电容值计算得到平均电容值；(C)从所述
复数个半导体分立器件中选定待测半导体器件，量测得到所述待测半导体分立器件的量测电容值；(D)计算比较所述量测电容值与所述平均电容值；以及(E)根据步骤(D)的比较，判断所述待测半导体器件的内层介质层的厚度。
[0008]可选的，在本申请的一些实施例中，所述制造方法还包括：所述步骤(A)还包括以下步骤:
[0009](A1)将所述总电容值与正常电容值进行比较；以及
[0010](A2)判断所述总电容值符合电性规范后，再进入下步骤(B)。
[0011]可选的，在本申请的一些实施例中，所述制造方法还包括：所述步骤(B)还包括:所述总电容值除以所述数量N，即可计算得到所述平均电容值。
[0012]可选的，在本申请的一些实施例中，所述制造方法还包括：所述步骤(C)还具有
[0013](C1)将所述内层介质层与电极连接形成电容器结构；
[0014](C2)由所述电容器结构量测得到所述量测电容值；以及
[0015](C3)由所述量测电容值得到所述内层介质层的厚度。
[0016]可选的，在本申请的一些实施例中，所述制造方法还包括：所述内层介质层的厚度是根据公式C＝(∈A)/d获得的，其中C为所述量测电容值、∈为介电常数、内层介质层的厚度为d、以及A为所述电极区的表面积。
[0017]可选的，在本申请的一些实施例中，所述制造方法还包括：所述步骤(E)还具有：
[0018](E1)由所述平均电容值得到内层介质层的平均厚度；
[0019](E2)判断所述量测电容值大于所述平均电容值，则所述内层介质层的厚度d较所述平均厚度小；或者
[0020](E3)判断所述量测电容值小于所述平均电容值，则所述内层介质层的厚度d较所述平均厚度大。
[0021]除了上述测试方法，本专利技术还提供了一种半导体分立器件，包含基层、基层包括具有第一掺杂类型的衬底，半导体分立器件还包括：形成于所述衬底上的内层介质层，所述内层介质层可以分别连接第一电极区与第二电极区；以及所述内层介质层、所述第一电极区与所述第二电极区共同形成电容器结构，量测所述电容器结构得到量测电容值，所述半导体分立器件位于晶粒上的特定范围，由所述特定范围可以量测得到总电容值，所述总电容值结合所述特定范围内的复数个半导体分立器件的数量可得到平均电容值，将所述量测电容值与所述平均电容值比较后，判断所述内层介质层的厚度是否异常。
[0022]可选的，在本申请的一些实施例中，所述半导体分立器件还包括：所述第一电极区为金属层，所述第二电极区具有导电聚合物、所述导电聚合物经由的通孔、和经由所述通孔连入的另一金属层。
[0023]可选的，在本申请的一些实施例中，所述半导体分立器件还包括：所述总电容值除以所述数量可得到所述平均电容值。
[0024]可选的，在本申请的一些实施例中，所述半导体分立器件还包括：通过所述平均电容值可以得到所述内层介质层的平均厚度。
[0025]可选的，在本申请的一些实施例中，所述半导体分立器件还包括：所述量测电容值大于或者小于所述平均电容值，则所述内层介质层的厚度较所述平均厚度薄或者更厚。
[0026]综上所述，本专利技术在不改变工艺步骤、不增加工艺流程的前提下，仅对半导体分立
器件的测试流程进行改良，结合半导体分立器件的内层介质层、第一电极区与第二电极区共同形成一电容器结构，并进行进一步的量测。也就是通过内层介质层的绝缘性与电容公式设计一个简易操作的良率测试方法，就可以更直观且及时地发现工艺流程是否发生问题。
[0027]本申请通过上述新颖的方案有效的解决现有技术的问题，并且没有增加太多成本，在符合经济效益下很好地改善了半导体分立器件良率以及降低生产成本。
附图说明
[0028]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
...

【技术保护点】

【技术特征摘要】
1.一种半导体分立器件的测试方法，其特征在于包含以下步骤：(A)在晶粒上的特定范围测得总电容值，其中所述特定范围包括复数个半导体分立器件；(B)依照所述复数个半导体分立器件的数量N，从所述总电容值计算得到平均电容值；(C)从所述复数个半导体分立器件中选定待测半导体器件，量测得到所述待测半导体分立器件的量测电容值；(D)计算比较所述量测电容值与所述平均电容值；以及(E)根据步骤(D)的比较，判断所述待测半导体器件的内层介质层的厚度。2.根据权利要求1所述的测试方法，其特征在于，所述步骤(A)还具有以下步骤:(A1)将所述总电容值与正常电容值进行比较，若所述总电容值符合所述正常电容值，所述晶粒即符合正常电性要求；以及(A2)判断所述总电容值为正常后，再进入步骤(B)。3.根据权利要求1所述的测试方法，其特征在于，所述步骤(B)还包括:所述总电容值除以所述数量N，即可计算得到所述平均电容值。4.根据权利要求1所述的测试方法，其特征在于，所述步骤(C)还包括：(C1)将所述内层介质层与电极区连接形成电容器结构；(C2)由所述电容器结构量测得到所述量测电容值；以及(C3)由所述量测电容值得到所述内层介质层的厚度。5.根据权利要求4所述的测试方法，其特征在于，所述内层介质层的厚度是根据公式获得的，其中C为所述量测电容值、∈为介电常数、所述内层介质层的厚度为d、以及A为所述电极区的表面积。6.根据权利要求1或4所述的测试方法，其特征在于，所述步骤(E)还包括...

【专利技术属性】
技术研发人员：纪永刚，丁雪飞，刘栋，潘世祥，
申请(专利权)人：芯恩青岛集成电路有限公司，
类型：发明
国别省市：